「test timing」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The detection of the test signal waveform is performed, by comparing the signal vector representing the sound field signal waveform with the signal characteristic vector, representing the characteristics of the predetermined signal included in the test signal, while the calculation of the test signal timing of t=0 is performed, by compensating for the time delay generated due to measurement system processing operation.例文帳に追加

テスト信号の波形の検出は音場信号の波形を表す信号ベクトルを、テスト信号に含まれる所定の波形の特徴を表す信号特徴ベクトルと比べることにより行われ、テスト信号のｔ＝０時刻の算出は測定系の処理により生じる時間遅延を補正することにより行われる。 - 特許庁

In addition to a correct answer data pattern collected in collecting correct answer data, a test target data turning out to be test NG because of slight difference in timing in testing but supposed to be test OK under normal circumstances is registered into a correct answer data pattern storage part 52 as a correct answer data pattern or an additional correct answer data pattern.例文帳に追加

正解データパターン記憶部52には、正解データ収集時に収集した正解データパターン以外にも、検証時に、微妙なタイミングのずれにより検証ＮＧとはなったが、本来なら検証ＯＫとなるべき検証対象データが正解データパターン（追加正解データパターン）として登録されている。 - 特許庁

Synchronization test of the breaker into which the input command signal has been input at the earliest timing is performed by one synchronization test device 700 and start of the synchronization test device 700 by input of a breaker input signal from another line is blocked until an inputting operation of an object breaker is finished.例文帳に追加

１台の同期検定装置７００で、最も早いタイミングで投入指令信号が入力された遮断器の同期検定を行ない、対象遮断器の投入動作が終了するまで他の回線からの遮断器投入信号の入力による同期検定装置７００の起動をブロックする。 - 特許庁

A high-speed test signal transmission control part 24 generates a predetermined high-speed test signal to be transmitted to the semiconductor device 4 based on an instruction from the LSI tester 3, and outputs the generated high-speed test signal to a second driver 25 in predetermined timing based on the output instruction from the LSI tester 3.例文帳に追加

高速テスト信号送信制御部２４は、ＬＳＩテスタ３からの指令に基づき、半導体装置４に送信すべき所定の高速テスト信号を生成し、ＬＳＩテスタ３からの出力指令に基づいて所定のタイミングで、その生成する高速テスト信号を第２ドライバ２５に出力する。 - 特許庁

To provide a semiconductor test device capable of determining the switching time of high/low from a plurality of pins at the same timing while preventing determination time from being extended.例文帳に追加

判定時間の長期化を抑制しつつ、複数のピンからのハイロウの切り替わり時間を同時期に判定することが可能な半導体試験装置を提供する。 - 特許庁

To provide a test system automatically generating a command row generating an access to a memory by same timing from a plurality of processors in a symmetric multi-processor sharing a memory.例文帳に追加

メモリを共有するSymmetric Multi プロセッサにおいて、複数プロセッサから同一タイミングでメモリへのアクセスを発生する命令列を自動生成する試験方式を提供する。 - 特許庁

To make a manufacture test of a chip possible even without catching an arrival timing of a device output signal sufficiently accurate for checking a response of a hit level as occasion demands.例文帳に追加

チップの製造試験において、ビットレベルの応答を適時にチェックするのに十分正確なデバイス出力信号の到来タイミングがつかめなくても試験を可能にする。 - 特許庁

Determination parts 51a and 51b determine whether the operation timing is appropriate or not based on success/failure of data transfer in test signal transfer from the transmission IC 10 to the receipt IC 20.例文帳に追加

判定部５１ａ，５１ｂはテスト信号を送信ＩＣ１０から受信ＩＣ２０に転送したときのデータ転送の成否に基づき、動作タイミングの適否を判定する。 - 特許庁

To provide an imaging apparatus in which relative positional shift of recording of a pair of test patterns being formed in order to adjust the ink ejection timing can be calculated in a short time.例文帳に追加

インクの噴射タイミングの調整のために形成される一対のテストパターンの相対的な記録位置ずれ量を短時間で算出し得る画像形成装置を提供する。 - 特許庁

To provide electronic equipment capable of improving the efficiency of an operation confirmation test of electronic equipment in which an abnormal operation occurs due to a combination and timing of unexpected input signals.例文帳に追加

予期しない入力信号の組合せやタイミングで異常な動作が起こる電子機器の動作確認試験の効率を向上させることのできる電子機器を提供する。 - 特許庁

The DUT interface parts 60, 70, and 80 switch the output values of test signals to be outputted to the DUT 10 in synchronization with the inputted timing signals.例文帳に追加

ＤＵＴインターフェイス部６０，７０，８０は、入力されるタイミング信号に同期して、ＤＵＴ１０に対して出力する試験信号の出力値を切り換える。 - 特許庁

A mask circuit prohibits supply of the detected signal for the sense amplifier control circuit in order to output the sense amplifier activation signal in synchronization with the timing signal during a test mode.例文帳に追加

マスク回路は、テストモード中に、タイミング信号に同期してセンスアンプ活性化信号を出力するために、センスアンプ制御回路への検出信号の供給を禁止する。 - 特許庁

To provide an integrated circuit, and a design system for its circuit and test data (clock timing), for reducing an effect of LSI operation on delay time or instantaneous power consumption owing to a shift operation in performing LSI test without causing a load on a chip area.例文帳に追加

ＬＳＩの動作時の遅延時間への影響や、チップ面積への負担を伴うことなくＬＳＩテスト時のシフト動作の瞬時的な消費電力を低減する、集積回路とその回路やテストデータ（クロックタイミング）設計システムを提供する。 - 特許庁

The multiplexer 20 outputs the timing signals generated by the test signal generating and judging parts 30, 40, and 50 to the DUT interface parts 60, 70, and 80 which are not connected to the test signal generating and judging parts 30, 40, and 50 at need.例文帳に追加

マルチプレクサ２０は、試験信号生成・判定部３０，４０，５０により生成されたタイミング信号を、当該試験信号生成・判定部３０，４０，５０に接続されていないＤＵＴインターフェイス部６０，７０，８０へ、必要に応じて出力する。 - 特許庁

The master 11 performs test vector address synchronization to the slave 12 upon receiving the first control signal, and adjusts the starting timing of an actual test program at both the master 11 and slave 12 upon receiving the second control signal.例文帳に追加

マスター１１はスレイブ１２に対して、第１の制御信号の受信によってテストベクタアドレスの同期を行い、第２の制御信号の受信によって、マスター１１およびスレイブ１２双方における実際の試験プログラムの開始タイミングを調整する。 - 特許庁

To provide a tool for generating test data on a corresponding cycle base having a format characteristic to specific ATE for testing a physical serial device by extracting and removing timing irregularity such as drift or jitter from simulation test data on an event base.例文帳に追加

イベントベースのシミュレーション試験データからドリフトやジッタなどのタイミング不規則性を抽出及び除去し、物理的シリアルデバイスを試験する特定のＡＴＥに固有のフォーマットを有する対応するサイクルベースの試験データを生成するツールを提供する。 - 特許庁

Respective deviations of longitudinal magnification, lateral magnification, parallelism, squareness, skew, side registration and lead registration in the test pattern are obtained based on the test pattern reading result, and then, the installation position, driving timing and driving velocity, etc., of respective constituent members are adjusted so as to correct the deviation.例文帳に追加

テストパターンの読み取り結果から、テストパターンにおける縦倍率、横倍率、平行度、直角度、スキュー、サイドレジ、リードレジのずれを求め、ずれが修正されるように各種構成部材の取付位置、駆動タイミング、駆動速度等を調整する。 - 特許庁

The appropriate timing to conduct the inclination test is decided as early as at the design stage, and the time of delivery is decided well planned, and there is no need to execute works forcedly merely for adjustment of the center of gravity unreasonably in accordance with the delivery timing, which should shorten the construction period.例文帳に追加

傾斜試験を行うもっとも適正な時期が設計段階から決定され引き渡しの時期が計画的に決められ、引き渡し時期に合わせて無理に重心調整のためだけの工事を強いられることがなく、工期が短縮される。 - 特許庁

A skewness adjusting device 21 is connected to both of a clock wiring 30 and a data wiring 31 at the time of test so that the timing of a clock and data is made the same as internal signal transmitting timing at the time of normal operation, and its equivalent parasitic capacity is adjusted.例文帳に追加

クロックとデータのタイミングを、通常動作時の内部信号伝達タイミングと同じになるように、テスト時のクロック配線３０及びデータ配線３１の双方にスキュー調整装置２１を接続し、その等価寄生容量を調整する。 - 特許庁

At such a time, the test canister 9 is filled with the remaining extracted active carbon 7 again and installed inside an emergency gas processing apparatus 1, thereby confirming the performance using the active carbon 7 filling the test canister 9 again in the next check timing.例文帳に追加

このとき、抜き取った活性炭７の残りを再びテストキャニスター９に充填して非常用ガス処理装置１内に設置しておけば、次回の点検時期には、再びテストキャニスター９に充填した活性炭７を使用して性能確認が可能となる。 - 特許庁

The test pattern of an LSI for control is stored in a memory LSI as expected value data, and when the input/output timing is adjusted, the device is coped with all of the test patterns in a common discrimination circuit by means of discriminating with comparison of expected value data in the memory LSI and input data.例文帳に追加

制御用ＬＳＩのテストパターンをメモリＬＳＩに期待値データとして記憶し、入出力タイミング調整時には、入力データとメモリＬＳＩ内の期待値データを比較判定することで、共通の判定回路で全てのテストパターンに対応する。 - 特許庁

For this tester provided are a step installing a testing board having a terminal array similar to the terminal array of a semiconductor device 20 to a socket 50, a production step for producing test signals with a driver 76, a detection step for detecting the test signal having reached the testing board and a setting step for setting the output timing of the test signals, based on the test signals detected in the detection step.例文帳に追加

半導体デバイス２０の端子配列と同様の端子配列を有する試験用ボード１０をソケット５０に装着するステップと、ドライバ７６により試験信号を生成する生成ステップと、試験用ボード１０に到達した試験信号を検出する検出ステップと、検出ステップにより検出した試験信号に基づいて試験信号の出力タイミングを設定する設定ステップとを備えた。 - 特許庁

To provide a semiconductor device testing apparatus, capable of simultaneously testing a plurality of semiconductor devices, when the timing of a test pattern signal applied on a specied pin by each semiconductor device to be tested must be selected to timing which is suitable for each device.例文帳に追加

被試験半導体デバイス毎に特定のピンに印加する試験パターン信号のタイミングを各デバイスに適したタイミングに選定しなければならない場合に、複数の半導体デバイスを同時に試験することを可能にした半導体デバイス試験装置を提供する。 - 特許庁

The data receiving apparatus 12 samples the test data using an internal clock with a system clock multiplied by two or more times and fetches the data into a capture circuit 23 system, and in a data fetch timing control section 24, optimal data fetch timing is selected from the fetched data and set.例文帳に追加

データ受信装置１２は、システムクロックを数倍に逓倍した内部クロックによりテストデータをサンプリングしてキャプチャ回路２３に取り込み、データ取り込みタイミング制御部２４において上記取り込みデータから最適のデータ取り込みタイミングを選択して設定する。 - 特許庁

A telegraphic message transmission control section 104 controls the transmitting timing of each telegraphic message stored in the storing section 103, on the basis of the contents of the test data read from the storing section 103.例文帳に追加

電文送出制御部１０４は、格納部１０３から読み出した試験データの内容に基づいて、格納部１０３に格納されている各電文の送出タイミングを制御する。 - 特許庁

Therefore, in a normal test process, it is confirmed whether there is a sufficient time difference between pieces of timing where the output of routes in a competitive relationship is connected to the later-stage circuit.例文帳に追加

これによって通常のテスト工程で、競合関係にある経路の出力が後段回路に接続されるタイミング間に十分な時間差があるか否かを確認することができる。 - 特許庁

Then, the test program is restarted, and, when the trigger is generated, furthermore transmitted vectors are transmitted from the memorized target sequence, to thereby switch the combination of the voltage threshold and the sample timing offset.例文帳に追加

次に、テストプログラムを再開し、トリガが発生すると、さらなる送信ベクトルが、記憶されたターゲットシーケンスから発信され、閾電圧値およびサンプルタイミングオフセットの組み合わせが切り換わる。 - 特許庁

To enhance a judging precision of an adjustment test pattern even when there is fluctuation etc. in a conveyance direction on a paper in adjustment of a printing timing of an ink delivering section in a printing apparatus.例文帳に追加

印刷装置におけるインク吐出部の印字タイミングの調整において、用紙における搬送方向にばらつき等がある場合でも、調整用テストパターンの判定精度を高める。 - 特許庁

On the basis of the reciprocatory printing deviation amount for each area detected on the basis of this test pattern, a plurality of correction values for independently correcting a printing timing at the plurality of areas are set.例文帳に追加

このテストパターンに基づいて検出されたエリア毎の往復印字ずれ量に基づいて複数のエリアで独立に印字タイミングを補正するための複数の補正値が設定される。 - 特許庁

Based on sound collection results of the test sound signal by the sound collection unit 140, sound output timing between the plurality of speakers is adjusted in a signal delay section 113.例文帳に追加

そして、集音ユニット１４０によるテスト音声信号の集音結果に基づいて、複数のスピーカの相互間における音声出力タイミングを信号遅延部１１３で調整する。 - 特許庁

The test signal is input to the respective semiconductor devices 310-380 at each different delay timing according to a delay time that the respective semiconductor devices 310-380 have.例文帳に追加

各半導体装置３１０−３８０が持つ遅延時間によってテスト信号がそれぞれ異なる遅延タイミングで各半導体装置３１０−３８０に入力されることになる。 - 特許庁

The power supply voltage V1 and timing of operation reference signals CLK, DQS are varied, and a test program is executed via an information processor 3 on which a memory board 2A is mounted.例文帳に追加

本発明は、電源電圧Ｖ１及び動作基準信号ＣＬＫ、ＤＱＳのタイミングを可変して、メモリボード２Ａを実装する情報処理装置３を介して試験プログラムを実行する。 - 特許庁

The measurement unit acquires acquisition timing for the data signal outputted from the delay unit by using test data and a clock signal which are transmitted at least once prior to data communication.例文帳に追加

測定部は、データ通信に先立って少なくとも１回送信されるテストデータとクロック信号とを用いて、遅延部から出力されるデータ信号の取り込みタイミングを取得する。 - 特許庁

An evaluation test is conducted for each of the four different paths by turning on the switches (113-116) and an AC timing range wherein read and write of data are normally performed is defined.例文帳に追加

スイッチ（１１３〜１１６）を切り換えて異なる４つの経路についてそれぞれ評価試験を行い、データの読み出しや書き込みが正常に行われるＡＣタイミング範囲を明確にする。 - 特許庁

To provide a test circuit detecting whether a bit error takes place in retiming data outputted from a CDR circuit when an input timing of serial data is changed.例文帳に追加

シリアルデータの入力タイミングが変化した場合に、ＣＤＲ回路から出力されるリタイミングデータにビットエラーが発生するかどうかを検出することができるテスト回路を提供する。 - 特許庁

Test patterns to make ink impact positions in a reciprocating scanning agree with each other to a main scanning direction are prepared in two or more dot sizes, and ink discharge timing is corrected on the basis of data obtained from the respective test patterns prepared in the two or more dot sizes.例文帳に追加

往復走査間の主走査方向に対するインク着弾位置を一致させるためのテストパターンを２以上のドットサイズによって作成し、その２以上のドットサイズによって作成したテストパターンそれぞれから得られるデータに基づいてインク吐出タイミングの補正を行う。 - 特許庁

Test patterns for matching the ink impact position in the main scanning direction between going and returning stroke of scanning are formed of two colors or more of ink, and ejection timing of ink is corrected based on the data being obtained from test patterns formed of two colors or more of ink.例文帳に追加

往復走査間の主走査方向に対するインク着弾位置を一致させるためのテストパターンを２色以上のインクによって作成し、その２色以上のインクによって作成したテストパターンそれぞれから得られるデータに基づいてインク吐出タイミングの補正を行う。 - 特許庁

To provide a switch operation tester in a vehicle interior, a switch operation test system, and a switch operation test method, being automatic, reproducing force, timing, and a time zone for a human to operate a switch, and repetitively operating a plurality of switches in a form that agrees with actual conditions.例文帳に追加

自動的に、かつ人間がスイッチを操作する力やタイミング、時間帯を再現することができ、かつ複数のスイッチをより実情に即した形で繰返し操作することのできる車室内のスイッチ操作試験装置およびスイッチ操作試験システムおよびスイッチ操作試験方法を提供する。 - 特許庁

Each output is compared with an output of a 2nd test image generating circuit whose start is delayed against the 1st test image generating circuit by a delay of the selected check object data to discriminate whether or not data transfer timing and a bit check of a data line are acceptable.例文帳に追加

この選択した検査対象のデータの遅延分だけ第１のテスト画像発生回路よりスタートを遅らせている第２のテスト画像発生回路の出力と比較することでデータ転送のタイミングおよびデータラインのビットチェックがＯＫか判定ができるようにしたものである。 - 特許庁

A reflection tape 25 indicating a rotation reference position of the color wheel 18 is stuck to a position deviated from a normal position and if the purity of the right and left test patterns differs, the timing for setting the data for the right and left test patterns in the DMD 14 is so adjusted as to be made faster or slower.例文帳に追加

カラーホイール１８の回転基準位置を示す反射テープ２５が正規位置からずれた位置に貼られており、左右のテストパターンの赤色の純度が異なる場合は、ＤＭＤ１４に左右のテストパターン用のデータを設定するタイミングを早くするように、または遅くするように調整する。 - 特許庁

To disclose a technology for accurately testing the characteristics of a memory array by rechanging reference voltage and timing to be adjusted for a test of memory cells in particular in a software manner without requiring a different process regarding a test mode controller that utilizes a nonvolatile ferroelectric memory.例文帳に追加

本発明は不揮発性強誘電体メモリを利用したテストモード制御装置に関し、特にメモリセルのテストのため調整されるレファレンス電圧及びタイミングを別途のプロセスなくソフトウェア的に再変更し、メモリセルアレイの特性を正確にテストするようにする技術を開示する。 - 特許庁

Furthermore, the controllable test point 120 includes a delay element 123 for delaying, by the duration of propagation from the input terminal 101 to a node of the controllable test point 120 in the previous logical path, a timing at which to propagate a delay-failure-related signal from a failure generating section 121.例文帳に追加

また、可制御性テストポイント１２０は、故障生成部１２１から遅延故障に関する信号を伝搬するタイミングを、入力端子１０１から可制御性テストポイント１２０の接続地点までの前段の論理パスの伝搬時間分遅延させる遅延素子１２３を備えている。 - 特許庁

This invention is related to a data transmission method and apparatus between a timing controller and a source driver, which additionally has a bit error rate test (BERT) function for sensing an error rate in real time when data is transmitted and received between the timing controller and the source driver.例文帳に追加

本発明は、タイミングコントローラとソースドライバの間のデータ送受信時のエラー率をリアルタイムに感知するためのビットエラー率テスト（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ Ｔｅｓｔ：ＢＥＲＴ）機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置に関する。 - 特許庁

Therefore, by sequentially shifting rise timing of the test clock signal TCK output from such a measuring instrument as logic tester or the like to count status of the master clock signal MCK in that rise timing, jitter of this master clock signal MCK can correctly be measured.例文帳に追加

従って、ロジックテスタ等の測定器から出力するテストクロック信号ＴＣＫの立ち上がりのタイミングを順次ずらして、その立ち上がりのタイミングにおけるマスタクロック信号ＭＣＫの状態をカウントすることにより、このマスタクロック信号ＭＣＫのジッタを正確に測定することができる - 特許庁

This causes the backup server B to execute the same processing at the same timing as the main server A, enabling the same load test as given to the main server A to be reproduced at the backup server B.例文帳に追加

これにより、予備系サーバＢは主系サーバＡと同一処理を同一のタイミングで実行することとなり、予備系サーバＢに対し主系サーバＡと同一の負荷試験を再現することができる。 - 特許庁