「test timing」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Timing to measure an asymmetry value β value or modulation degree or jitter, error rate or the like for recording laser power of a test-recoded signal are measured as timing of power change excluding the LPP position.例文帳に追加

テスト記録した信号の記録レーザーパワーに対するアシンメトリ値β値又は変調度又はジッタ、エラーレート等を測定するタイミングをＬＰＰ位置を除くパワー変更のタイミングとして、測定する。 - 特許庁

To provide a semiconductor testing device provided with a timing generator capable of reducing remarkably a circuit scale for realizing generation functions for both a tester channel required to generate a test pattern by a unit of a test rate, and a tester channel required to generate a test pattern having a unit of prescribed integral-times of the test rate.例文帳に追加

テストレート単位に試験パターンを発生することが求められるテスタチャンネルと、前記テストレートの所定整数倍単位の試験パターンを発生することが求められるテスタチャンネルとの両方の発生機能を実現するための回路規模を大幅に低減可能とするタイミング発生器を備える半導体試験装置を提供する。 - 特許庁

When communication for timing is carried out, an operation state management part 302 of the device A receives timing demands from the devices B, C, D in the same operation mode, and timing equivalence is carried out between the devices, while the devices E, F in the test mode receive no timing demand from the devices A, B, C, D.例文帳に追加

装置Ａの運転状態管理部３０２は、時刻合わせの通信を行う場合、同じ運転モードの装置Ｂ，Ｃ，Ｄからは時刻合わせの要求を受け付けて、装置間での時刻等価が行われるが、試験モードの装置Ｅ，Ｆは装置Ａ，Ｂ，Ｃ，Ｄからの時刻合わせ要求は受け付けない。 - 特許庁

A media access control (MAC) section 13 of the wireless LAN device comprises a mode switching means 13a for switching ordinary wireless LAN operation to a transmission test mode and a burst timing control means 13b for stopping ordinary media access control during the transmission test mode and controlling a burst timing so that a frame transmission timing includes a frequency component of specific audible sound.例文帳に追加

無線ＬＡＮ機器のメディアアクセス制御（ＭＡＣ）部１３は、通常の無線ＬＡＮ動作から送信テストモードへ切り替えるモード切替手段１３ａと、送信テストモードにおいて通常のメディアアクセス制御を停止し、フレームの送信タイミングが特定の可聴音の周波数成分を含むようにバーストタイミングを制御するバーストタイミング制御手段１３ｂを備えている。 - 特許庁

The semiconductor tester for performing a test on a DUT which can switch transmission speed includes a timing signal frequency switching means for switching the frequency of a timing signal for performing a test in accordance with the switching of the transmission speed of the DUT.例文帳に追加

伝送速度が切り換え可能なＤＵＴの試験を行う半導体試験装置において、 前記ＤＵＴの伝送速度の切り換えに応じて、試験を行うためのタイミング信号の周波数を切り換えるタイミング信号周波数切換手段、を設けたことを特徴とするもの。 - 特許庁

To realize an IC test system capable of correcting flexibly and simply the starting point of a test cycle between a master and a slave when operating a plurality of IC test devices cooperatively, and realize a timing adjusting method using it.例文帳に追加

複数の集積回路試験装置を協調動作させる場合において、マスタとスレイブとの間の試験周期開始点の補正を柔軟にかつ簡便に実現することの可能な集積回路試験システム及びそれを用いたタイミング調整方法を提供する。 - 特許庁

In the observation device, when a timing generating means 2 generates a timing signal every application period of a test signal, a sampling means 3 samples a current observation signal of the power source electric current based on the timing signal and stores it in a data storing means 5.例文帳に追加

本発明にかかる観測装置では、タイミング発生手段２が、テスト信号の印加周期毎にタイミング信号を発生させると、サンプリング手段３が、タイミング信号に基づいて電源電流の電流観測信号をサンプリングしてデータ格納手段５に格納する。 - 特許庁

At the time of receiving the transfer of the waveform parameters of test waves for insertion from a host computer 81, a control part 14 generates test waves for insertion in a test wave generating part 1 by outputting one cycle of waveform parameters of test waves for insertion to the test wave generating part 1 and a level comparator 13 at every completion timing of one cycle outputted from the level comparator 13.例文帳に追加

制御部１４は、ホストコンピュータ８１から挿入用試験波の波形パラメータの転送を受けたときには、レベルコンパレータ１３から出力される１サイクルの終了タイミングごとに、挿入用試験波の波形パラメータを１サイクルずつ、試験波発生部１およびレベルコンパレータ１３に出力することにより、試験波発生部１に挿入用試験波を発生させる。 - 特許庁

Timing of read-out/write-in operation in a normal operation mode and a test mode is set based on an address transition detecting signal ATD.例文帳に追加

通常動作モードおよびテストモードにおける読出し・書込み動作のタイミングは、アドレス遷移検出信号ＡＴＤに基づき設定される。 - 特許庁

An operation change detecting part 1b detects timing of operation change of the movable part 2a during test object operation based on this operation information.例文帳に追加

動作変化検出部１ｂは、この動作情報に基づいて、試験対象動作中の可動部２ａの動作変化のタイミングを検出する。 - 特許庁

The determination part 12 for adjustment determines pass/fail at a prescribed reference timing by receiving a test signal output from the driver pin block 11.例文帳に追加

調整用判定部１２は、ドライバピンブロック１１から出力される試験信号を受信して所定の基準タイミングでパス／フェイルを判定する。 - 特許庁

To provide a semiconductor test device capable of decreasing an error by increasing a resolution power of the timing of the application or shutoff of a reference signal.例文帳に追加

リファレンス信号を印加又は遮断するタイミングの分解能を高めて誤差を小さくすることができる半導体試験装置を提供する。 - 特許庁

To perform a reliable delay fault test by generating a launch clock and a capture clock having an original pulse width in accordance with timing restrictions.例文帳に追加

本来のパルス幅のラウンチクロック及びキャプチャクロックをタイミング制約に応じて発生することにより、確実な遅延故障テストを可能にする。 - 特許庁

To automatically adjust recording means and freely set timing of the adjustment to thereby prevent waste of ink for a test pattern.例文帳に追加

記録手段の調整を自動で行い、前記調整のタイミングが自由に設定できるようにして、テストパターン用のインクの浪費を防止すること。 - 特許庁

An adding part 23 adds offset quantity specified in the test program P10 for a set value determined in the timing setting value calculation part 22.例文帳に追加

加算部２３は、タイミング設定値計算部２２で求められた設定値に対してテストプログラムＰ１０に規定されたオフセット量を加算する。 - 特許庁

To realize a tester simulation device and a test simulation method that obtain a degree of allowance of determination timing of an expected value in a short time.例文帳に追加

期待値判定タイミングの余裕度を短時間に得られるテスタシミュレーション装置及びテスタシミュレーション方法を実現することを目的にする。 - 特許庁

To provide a scan chain formation method for suppressing the increase of delay elements and the increase of test costs while solving a timing error.例文帳に追加

タイミングエラーを解消しつつも、遅延素子の増加及び試験コストの増大を抑制することのできるスキャンチェーン形成方法を提供する。 - 特許庁

Flip-flops FF(1,1)-FF(m,n) shift a test pattern SIN at a timing given by branch clocks CLK1-CLKm at the scan diagnosis mode time.例文帳に追加

フリップフロップＦＦ（１，１）〜ＦＦ（ｍ，ｎ）は、スキャン診断モード時に、テストパターンＳＩＮを分岐クロックＣＬＫ１〜ＣＬＫｍが与えるタイミングでシフトさせる。 - 特許庁

To accurately adjust the timing for each input signal for test, without requiring an exclusive tool for grounding forcibly each pad for signal.例文帳に追加

各信号用パッドを強制接地するために専用治具を必要とすることなく各試験用入力信号の正確なタイミング調整を行う。 - 特許庁

To provide technology with which a timing test satisfying latency restriction can be easily performed in a memory interface built in a semiconductor device.例文帳に追加

半導体装置に備えられたメモリインターフェイスにおいて、レイテンシの制約を満たすタイミング試験を容易に実施可能な技術を提供する。 - 特許庁

The test circuit 104 samples the target signal 103 at a timing selected among a plurality of possible timings in the clock cycle of the lock signal 101.例文帳に追加

テスト回路(104)は、クロック信号(101)のクロック周期内における複数の可能なタイミングから選択されたタイミングで、ターゲット信号(103)をサンプリングする。 - 特許庁

The operation mode control unit 4 is used when the sensor LSI 50 is tested, and outputs to the operation timing generation unit 5 a mode control signal Sms designating either an operation test mode or an intermittent operation test mode.例文帳に追加

動作モード制御部４は、センサＬＳＩ５０のテスト工程のときに用いられ、間欠動作テストモードと動作テストモードいずれかを指定するモード制御信号Ｓｍｓを動作タイミング生成部５に出力する。 - 特許庁

To provide a device and a method for inserting an additional delay time to the timing data of a specific event in an event type semiconductor test system for testing an electronic device to be tested by generating events of various timing.例文帳に追加

各種のタイミングのイベントを発生して被試験電子デバイスをテストするためのイベント型半導体テストシステムにおいて、特定のイベントのタイミングデータに追加の遅延時間を挿入する装置および方法を提供する。 - 特許庁

To realize an access timing desired by an operator by varying the timing of access to a file device by a device driver, in a testing device for file device and a test method in the file device testing device.例文帳に追加

本発明はファイル装置の試験装置及び該ファイル装置の試験装置における試験方法に関し、デバイスドライバのファイル装置へのアクセスタイミングを可変にすることで、オペレータが意図したアクセスタイミングを実現する。 - 特許庁

In a test mode, the timing adjustment part 40 adjusts the timing so that the read data read from the memory cell array 15 by the read command can be compared with expectation data input from the external terminal 10.例文帳に追加

タイミング調整部４０は、テストモードにおいて、リードコマンドによってメモリセルアレイ１５から読み出したリードデータと外部端子１０から入力される期待値データとを比較可能とするようにタイミング調整を行う。 - 特許庁

In this way, a plurality scenarios are not written in the same register in substantially the same timing, and consequently, unintended register setting is not set during each verification work and the test designer can design a test without taking register competition with the other test into consideration.例文帳に追加

これにより、複数のシナリオがほぼ同じタイミングで同一のレジスタに書き込まれることがなくなるので、それぞれの検証作業で意図しないレジスタ設定となることを回避することができ、テスト設計者は他のテストとのレジスタ競合を考えることなくテストを設計することができる。 - 特許庁

In this state, the T-CON circuit 12 determines that an instruction to display test video is received from the main circuit 11, generates the timing signal based on the test video signal stored in the test video signal storage unit 12a, and sends it out to a liquid crystal display unit.例文帳に追加

この状態のとき、Ｔ−ＣＯＮ回路１２は、メイン回路１１からテスト映像を表示する旨の指示を受けたと判断し、テスト映像信号記憶部１２ａに記憶されたテスト映像信号に基づいてタイミング信号を生成し、液晶ディスプレイ部に送出する。 - 特許庁

An echo signal detection part 14 detects the echo signal based on information indicating an interval between the timing of the RF pulse and timing when the RF pulse prescribed in sequence information is emitted, and timing when the echo signal emitted from a test subject is received.例文帳に追加

エコー信号検出部１４は、ＲＦパルスのタイミング及びシーケンス情報に規定されたＲＦパルスが放射されるタイミングとＲＦパルスを受けて被検体から放射されるエコー信号が受信されるタイミングとの間隔を示す情報に基づいて、エコー信号を検出する。 - 特許庁

Equalizing the clock timing for reading data having been written in the memory in the failure detection mode with the clock timing for reading data having been bypassed to the flip-flop in the pseudo memory access mode can realize output of the same signal with the same timing, and thereby achieve commonality of test patterns.例文帳に追加

故障検出モードでメモリに書き込んだデータを読み出すクロックのタイミングと、擬似メモリアクセスモードでフリップフロップに迂回させたデータを読み出すクロックのタイミングを等しくすることにより、同じタイミングの同一の信号を出力することが可能になり、テストパターンを共通化することが可能になる。 - 特許庁

A particle beam irradiated to a test substance 10 receives signal created in a condition where no scanning is implemented from one stopping irradiation spot to next stopping irradiation spot as a timing signal to create digital signal using collected charge acquired at a timing receiving the timing signal concerned.例文帳に追加

被検体10に対して照射される粒子線ビームが、停止照射点から次の停止照射点に走査されていない状態で生成される信号をタイミング信号として受信し、該タイミング信号を受信したタイミングで取得した収集電荷を用いてデジタル信号を生成する。 - 特許庁

To reduce the size of test patches, reduce the size of inter-documents zones, and adjust the timing/accuracy of a xerographic marking device in real time.例文帳に追加

試験パッチの大きさを減少させ、書類間領域の大きさを減少させ、電子写真の印字機器タイミング／正確性をリアルタイムで調整すること。 - 特許庁

To provide a test bench creation method, etc. which can determine the generation timing of an input stimulus in an analog circuit synchronously with a circuit state.例文帳に追加

アナログ回路の入力スティミュラスの発生タイミングを回路の状態に同期して決定することができるテストベンチの作成方法等を提供すること。 - 特許庁

The controllers control the AOMs corresponding to the abnormal color in accordance with timing that another synchronizing signal and the pseudo synchronizing signal are inputted and form a test chart.例文帳に追加

コントローラは、他の同期信号および擬似同期信号が入力されるタイミングに応じて異常色に対応するＡＯＭを制御し、テストチャートを作成する。 - 特許庁

To provide a semiconductor tester which can perform a test on even an asynchronous DUT without changing the configuration of a timing signal generation system within the tester.例文帳に追加

装置内部のタイミング信号発生系統の構成を変更することなく、非同期形ＤＵＴの試験も行える半導体試験装置を提供すること。 - 特許庁

To provide a semiconductor device, a testing method for the semiconductor device and tester for the semiconductor device, capable of realizing a high speed timing test at a low cost.例文帳に追加

低コストで高速なタイミングテストを実現できる半導体装置、半導体装置の試験方法及び半導体装置の試験装置を提供する。 - 特許庁

A system control section 100 performs timing control of adjustment, and at the time of this adjustment, a recording head 60 discharges ink to a recording medium for printing a test pattern.例文帳に追加

システム制御部１００が調整のタイミング制御を行い、この調整の際に記録ヘッド６０が記録媒体にインクを吐出してテストパターンを印字する。 - 特許庁

To identify the location and cause of a failure by means of test data and cope with improper timing when a bus interface circuit fails.例文帳に追加

バスインタフェース回路において障害が発生した場合に、テストデータを用いて障害の箇所・原因を特定するとともにタイミング不良にも対応させる。 - 特許庁

To provide an electron beam test system capable of judging High/Low with respect to a DC signal and a signal having no change in potential from the previous time of timing to be observed.例文帳に追加

ＤＣ信号や観測したいタイミングの前から電位変化が無い信号に対してもＨｉｇｈ／Ｌｏｗを判定できる電子ビームテストシステムを提供する。 - 特許庁

The delay amount of the exposure timing in the counter 16 is set based on the deviation in the subscanning direction of each pixel in the case of exposing a test image.例文帳に追加

このカウンタ１６における露光タイミングの遅延量は、テスト画像を露光した際の各画素の副走査方向のずれ量に基づいて設定される。 - 特許庁

To reduce the TAT (Turn Around Time) required to meet the timing requirements of clock pulse propagation in the normal operating mode and the test operating mode of an integrated circuit.例文帳に追加

集積回路における通常動作モードおよびテスト動作モードにおけるクロックパルス伝播のタイミング要求を満たすのに要するＴＡＴを減少させる。 - 特許庁

The controller 90 adjusts the carrying-out timing of the work W according to the degree of progress of the leak test by the leak testing device 50.例文帳に追加

コントローラ９０は、転送機構４０によるワークＷの搬出タイミングを、リークテスト装置５０によるリークテストの進捗度に応じて調節する。 - 特許庁

The apparatus and method are particularly useful for digital signal processing in communications and for performing digital transition timing testing on a device under test.例文帳に追加

装置および方法は、通信におけるデジタル信号処理および試験対象デバイスについてデジタル遷移タイミング試験を実行するのに特に有効である。 - 特許庁

To modify a test pattern so as to be in accord with input-output switching timing of an input-output terminal of an integrated circuit measured by an input-output switch timer.例文帳に追加

入出力切替えタイミングが測定する集積回路の入出力端子の入出力切替えタイミングに合うようにテストパタンを修正する。 - 特許庁

In the case of generating the simulation test bench of a digital LSI circuit with plural input signal lines, test patterns are generated for every input signal line (a step 10), the test patterns with the same input timing are connected by bit connection for at least two or more input lines and the test pattern file to which the data compression is performed is generated (a step 11).例文帳に追加

複数の入力信号線を持つデジタルＬＳＩ回路のシミュレーションテストベンチを生成する場合において、各入力信号線ごとにテストパターンを作成し（ステップ１０）、それらを少なくとも２本以上の入力信号線について、入力するタイミングが同じものをビット連接により接合し、データ圧縮したテストパターンファイルを生成する（ステップ１１）。 - 特許庁

A system for performing the function test of the microcomputer by impressing a test signal by a tester to the microcomputer and detecting its expected value is provided with a test synchronizing signal generation circuit 1 generating the timing of detecting an input signal asynchronously inputted to the reference clock of the microcomputer as a test synchronizing signal, and the test synchronizing signal by the circuit 1 is supplied to the tester.例文帳に追加

マイクロコンピュータにテスタによるテスト信号を印加し、その期待値を検出することによりマイクロコンピュータのファンクションテストを行うものにおいて、マイクロコンピュータの基準クロックに対して非同期に入る入力信号を検出するタイミングをテスト同期信号として発生するテスト同期信号発生回路１を設け、テスト同期信号発生回路１によるテスト同期信号を前記テスタに供給する。 - 特許庁