Each of processor elements PEn (n=0 to 255) has n addresses corresponding to n gray scale values.例文帳に追加

プロセッサエレメントＰＥｎ（ｎ＝０，１，…，２５５）はそれぞれ、階調値ｎに対応するアドレスｎを有する。 - 特許庁

The server decides n IP address of the PC (S696).例文帳に追加

サーバはＰＣのＩＰアドレスを決定する（Ｓ６９６）。 - 特許庁

Even when the writing in the address N does not become possible, the writing is performed in the areas from addresses N+1 to N+6.例文帳に追加

アドレスＮにおける書き込みが可能とならなくても、アドレスＮ＋１からＮ＋６の領域に書き込みを行う。 - 特許庁

An internal ROM 11 to be operated in a single chip mode stores interruption vectors J_1 to J_n in prescribed addresses K_1 to K_n.例文帳に追加

シングルチップモードにおいて動作する内部ＲＯＭ１１は所定のアドレスＫ_1〜Ｋ_nにおいて割り込みベクトルＪ_1〜Ｊ_nを格納している。 - 特許庁

A defect correction circuit 16 corrects a picture signal Y(n) in accordance with the address information of the registered pixel defect and generates a picture signal Y'(n).例文帳に追加

登録された画素欠陥のアドレス情報に応じて欠陥補正回路１６が画像信号Ｙ(n)を補正して、画像信号Ｙ'(n)を生成する。 - 特許庁

When a sample stage 2, which is a positioning target, reaches N that is a target address, the target address is changed to (N+1), and then control to return the target address to N is repeated, when the target reaches (N+1).例文帳に追加

位置決め対象である試料ステージ２が目標アドレスであるＮに達したときに、目標アドレスを（Ｎ＋１）に変更し、その後、対象が（Ｎ＋１）に達したとき、目標アドレスをＮに戻す制御を繰り返し行うようにする。 - 特許庁

An IP address and a base station multi-cast address are assigned to each base station (#1-#N).例文帳に追加

各基地局（＃１〜＃Ｎ）にＩＰアドレスおよび基地局マルチキャストアドレスが割り当てられる。 - 特許庁

After memories are thus arranged in (n) arrays, consecutive addresses are sequentially arranged into next (n) arrays.例文帳に追加

このようにｎ列にメモリを配置してから、次のｎ列に連続するアドレスを順次配置していく。 - 特許庁

A mask ROM 11 outputs data SROM of 2N bytes from an address of multiple of 2N indicated by an address signal SAD.例文帳に追加

マスクＲＯＭ１１は、アドレス信号ＳＡＤが示す２^N の倍数のアドレスからの２^N バイトのデータＳＲＯＭを出力する。 - 特許庁

By repeating the changes of the target address, sample stage positioning can be determined in the vicinity of the boundary between the addresses N and (N+1).例文帳に追加

このような目標アドレスの変更を繰り返すことにより、アドレスＮと（Ｎ＋１）の境目付近に、試料ステージを位置決めすることができる。 - 特許庁

VI(N) is written in the write address of the memory 101, and contents in the read address of the memory 101 are outputted to VOD(N).例文帳に追加

書き込みアドレスにＶＩ（Ｎ）がメモリ１０１に書き込まれ、読み出しアドレスのメモリ１０１の内容がＶＯＤ（Ｎ）に出力される。 - 特許庁

The length of an address period TA_H is shorter only by ΔT (=(W_L-W_H)×n (n is the number of rows)) as compared with an address period TA_L for a low temperature.例文帳に追加

アドレス期間ＴＡ_Hの長さは、温度が低いときのアドレス期間ＴＡ_Lと比べてΔＴ〔＝（Ｗ_L−Ｗ_H）×ｎ（ｎは行数）〕だけ短い。 - 特許庁

Thereafter, when the recording areas become writable, the writing is performed from the address N.例文帳に追加

その後に書き込み可能となれば、アドレスＮから書き込みを行う。 - 特許庁

A certain loop will reach the leading address (a) of the loop_n first.例文帳に追加

あるスレッドが、最初にｌｏｏｐ_ｎの先頭アドレスａに到達する。 - 特許庁

The RAM 1 secures an address area of n fames.例文帳に追加

２ポートＲＡＭ１は、ｎフレーム分のアドレス領域が確保されている。 - 特許庁

The NNM 17 acquires a destination global address "N" and a private address "P" as the sender address and sets them to the header.例文帳に追加

ＮＮＭ１７は、宛先グローバルアドレス「Ｎ」、送信元アドレスとしてプライベートアドレス「Ｐ」を取得し、ヘッダに設定する。 - 特許庁

A Y address n of the display control object, that is set in a Y address setting register 14, is set in a Y address counter 15.例文帳に追加

Ｙアドレスカウンタ１５には、Ｙアドレス設定レジスタ１４に設定された表示制御対象のＹアドレスｎがセットされる。 - 特許庁

An address generating device 102 is configured to generate an address value with the N/2-bit width in addition to an address value with an N-bit width.例文帳に追加

アドレス生成装置１０２は、Ｎビット幅のアドレス値以外にＮ／２ビット幅のアドレス値も生成可能に構成される。 - 特許庁

An address control section 5 writes image data in an image storage section 4 so that arbitrary N×N pixel data consisting of N pixels in a horizontal direction and N pixels in vertical direction may continue within the same row address.例文帳に追加

アドレス制御部５が、水平方向にＮ画素及び垂直方向にＮ画素からなる任意のＮ×Ｎ画素のデータが同一のロウアドレス内で連続するように画像データを画像格納部４に書き込む。 - 特許庁

When an address ID that continues with the address ID of the sector N (1) can not be obtained even though an access is made to a sector N (2) (the first sector) after the sector processing of the sector N (1) is finished, an access is further made to a sector N (3).例文帳に追加

セクタＮ（１）のセクタ処理が終了して、セクタＮ（２）（第一のセクタ）にアクセスしたが、セクタＮ（１）のアドレスＩＤと連続したアドレスＩＤを得ることができなかった場合、さらにセクタＮ（３）にアクセスする。 - 特許庁

In the shown example, the descriptors of files A to C are included in respective memory block addresses N, N+1, N+2.例文帳に追加

図示の例では、ファイルＡ、Ｂ、Ｃの記述子がそれぞれメモリブロックアドレスＮ、Ｎ＋１、Ｎ＋２に存在する。 - 特許庁

An address signal Ad-m, a select signal Sel-n and a clock signal Clk are supplied to a unit circuit 40 corresponding to a {3(m-1)+n}th line.例文帳に追加

｛３（ｍ−１）＋ｎ｝行目に対応する単位回路４０には、アドレス信号Ａd-m、セレクト信号Ｓel-nおよびクロック信号Ｃlkが供給される。 - 特許庁

The image processing apparatus stores each of lines (n-th line, (n+1)th line, (n+2)th line,...) by packing the data toward greater addresses.例文帳に追加

画素データの各ライン（ｎライン、（ｎ＋１）ライン、（ｎ＋２）ライン・・・）を番地の大きいアドレス側に詰めて格納する。 - 特許庁

An address selector 60 selects one address signal from address signals ADD_1, ADD_n and a plurality of other address signals ADDs in accordance with an address selection signal SEL.例文帳に追加

アドレスセレクタ６０は、アドレス選択信号ＳＥＬに応じて、アドレス信号ＡＤＤ＿１，ＡＤＤ＿ｎ、およびその他複数のアドレス信号ＡＤＤｓの中から一つのアドレス信号を選択する。 - 特許庁

This address range checking circuit is capable of determining if a target address A (M: 0) is within an address space having 2N address locations beginning at a base address location B (M: 0).例文帳に追加

本発明によれば、ターゲットアドレスＡ［Ｍ：０］がベースアドレス位置Ｂ［Ｍ：０］で開始する２^N個のアドレス位置を有するアドレス空間内にあるか否かを決定することが可能なアドレス範囲チェック回路が提供される。 - 特許庁

The original processor uses addresses with a first length of n bits for addressing, and the target processor uses addresses with a second length of m bits, where the second length m is greater than the first length n.例文帳に追加

元のプロセッサがアドレス指定のためにｎビットの長さを有するアドレスを使用し、目標プロセッサはｍビットの長さを有するアドレスを使用し、ｍはｎよりも大きい。 - 特許庁

When non-sequential reading as reading at a non-sequential address, which is not continuous to the previous read address, occurs, a first cache memory circuit 270 sequentially caches address data of the non-sequential address and n (n represents an integer not less than 1) addresses following the non-sequential address and stores the cached data of n addresses in a second cache memory circuit 280.例文帳に追加

前回のリード・アドレスと連続しない非順次アドレスへのリードである非順次リードがあったときに、第１のキャッシュ・メモリ回路２７０により該非順次アドレス、および該非順次アドレスに続くｎ個（ｎ：１以上の整数）のアドレスのデータを順次キャッシングすると共に、キャッシングしたｎ個のアドレスのデータを第２のキャッシュンメモリ回路２８０に保存する。 - 特許庁

Usually, the motor controller reads out the target velocity V from address n=5 as a reference initiating position to address n=n+5 as a reference terminating position.例文帳に追加

通常、モータ制御装置は基準開始位置としてのアドレスｎ＝５から、基準終了位置としてのアドレスｎ＝ｎ＋５まで目標速度Ｖを読み出す。 - 特許庁

The address usable as branch designation is limited to the address having a subordinate n-bit (n is an optional natural number), of 0, thereby, the one obtained by multiplying the value used in displacement by the n-th power of 2 is taken as the branch, designation address, so that the branch can be performed farther with the same bit number of displacement.例文帳に追加

分岐先として使用できるアドレスを下位ｎビット（ｎは任意の自然数）が０のアドレスに限定することにより、ディスプレースメントで使用する値に２のｎ乗を乗じたものを分岐先アドレスし、同じディスプレースメントのビット数で、より遠くまで分岐できるようにする。 - 特許庁

When it is judged that a normal writing can not be perform in an address N and it is impossible to perform the normal writing even when retry operations of prescribed times are performed, the new writing is performed from the address N+7 where 7 is added to the address N.例文帳に追加

アドレスＮにおいて、正常な書き込みが出来ないと判定され、所定回数のリトライ動作を行っても正常な書き込みを行うことが出来ない場合には、アドレスＮに７を加えたアドレスＮ＋７から新たな書き込みを行う。 - 特許庁

An address generation part 11 is supplied with the specified gain GT and generates exponent part data (n) and a mantissa part address A.例文帳に追加

アドレス生成部１１は、指定ゲインＧＴが供給されて指数部データｎと仮数部アドレスＡとを生成する。 - 特許庁

When erasing the data, the bit of address k in MB0 and the bit of address k+n in MB1 are simultaneously erased.例文帳に追加

データの消去時には、ＭＢ０内のアドレスｋのビットとＭＢ１内のアドレスｋ＋ｎのビットが同時に消去される。 - 特許庁

The first decoder activates word lines in the unit of memory cell group on the basis of a first address and the n pieces of bits within a second address.例文帳に追加

第１デコーダは、第１アドレスと第２アドレス内のｎ個のビットとに基づいてメモリセルグループの単位でワード線を活性化する。 - 特許庁

Support to a virtual address space having N bits at a maximum is partially given by extending a virtual address data path.例文帳に追加

最大でＮビット仮想アドレス空間に対するサポートが仮想アドレスデータ経路を広げることにより部分的に与えられている。 - 特許庁

Moreover, the equally divided address is a physical address corresponding to time obtained by dividing the total reproduction time of the video data into n pieces.例文帳に追加

なお、等分割アドレスとは、映像データの総再生時間をｎ分割した時間に対応する物理アドレスである。 - 特許庁

The address discriminating part 132 is provided with sub-address discriminating parts 133-0 to 133-n of (n+1) pieces and a logical operation part 135.例文帳に追加

アドレス判定部１３２は，ｎ＋１個のサブ・アドレス判定部１３３−０〜１３３−ｎおよび論理演算部１３５を備えている。 - 特許庁

A data storage part 120 outputs n-bit data in response to a read address generated by an address generator 110.例文帳に追加

データ記憶部１２０はアドレス生成器１１０が生成した読出アドレスに応じてｎビットのデータを出力する。 - 特許庁

Each of the prefixes can be converted into an n-bit fixed-length address, such as address 650.例文帳に追加

これらのプレフィックスの各々は、アドレス６５０といったｎビットの固定長アドレスに変換され得る。 - 特許庁

A method involves use of a sequence of address configurations covering L memory lines and (n) address lines.例文帳に追加

本方法は、Ｌ個のメモリライン及びｎ個のアドレスラインを有するアドレス構成のシーケンスを使用することを含む。 - 特許庁

For example, ``sed -n 1~2p'' will print all the odd-numbered lines in the input stream, and the address 2~5 will match every fifth line, starting with the second. (This is a GNU extension.発音を聞く 例文帳に追加

例えば ``sed -n 1~2p'' は入力行のうち奇数行を表示し、アドレスを 2~5 にすると、第 2 行から 5 行おきに表示する (これは GNU の拡張である)。 - JM

Syntax: pcbit=membase1,irq1[,membase2,irq2] where membaseN is the shared memory base of the N'th card, and irqN is the interrupt setting of the N'th card.発音を聞く 例文帳に追加

構文は以下の通り。 pcbit=membase1,irq1[,membase2,irq2]membaseN は N 番目のカードの共有メモリのベースアドレスであり、irqN は N 番目のカードの割り込み設定である。 - JM

The second predetermined value may be fixed, or may be n+1, where n is the value of the bank address counter when self-refresh mode is initiated.例文帳に追加

第２の所定値は固定値、またはｎを自己リフレッシュモードが開始されるときのバンクアドレスカウンターの値としてｎ＋１である。 - 特許庁

A defect correction circuit 16 corrects an image signal Y(n) according to the address information of the registered pixel defect to generate an image signal Y'(n).例文帳に追加

登録された画素欠陥のアドレス情報に応じて欠陥補正回路１６が画像信号Ｙ（ｎ）を補正して、画像信号Ｙ'（ｎ）を生成する。 - 特許庁

Lower N bits of the tag bits are used to assign a bank address having N bits of a memory module.例文帳に追加

前記タグビットの下位Ｎビットは、メモリモジュールのＮビットを有するバンクアドレスを割り当てるために用いられる。 - 特許庁