前置プロセッサの英語

ナビゲーション装置再起動時のメインプロセッサ３の起動処理終了以前に、コプロセッサ２５が上記のように現在位置を演算する。例文帳に追加

Before the ending of activation process of the main processor 3 at the initiation of the navigation system, the coprocessor 25 operates the present position as stated above. - 特許庁

マルチプロセッサ及びそれをデバッグするデバッグ装置並びに前記マルチプロセッサをデバッグするデバッグ方法例文帳に追加

MULTIPROCESSOR, DEBUGGING DEVICE FOR DEBUGGING THE SAME, AND DEBUG METHOD FOR DEBUGGING THE MULTIPROCESSOR - 特許庁

さらに、プロセッサ装置１−１〜１−Ｎの各通信部１１は、前段のプロセッサ装置からブレーク及びステータス要求コマンドを受信したとき、自プロセッサ装置の制御部１２を、コアプロセッサ１３によるプログラムの実行をブレークするように制御する。例文帳に追加

Further, on receiving the break and status request command from a previous processor device, each of communication units 11 of processor devices 1-1 to 1-N controls a control unit 12 of the own processor device to break execution of a program by a core processor 13 of the own processor device. - 特許庁

プロセッサユニットと共に使用するためのセキュアなポータブルマウスメモリ装置は、前記プロセッサユニットと通信可能な状態にある暗号化プロセッサを有するマウス、メモリ、及び暗号化キーを含む。例文帳に追加

The secure portable mouse memory device for use with a processor unit includes a mouse having an encryption processor in communication with the processor unit, a memory and an encryption key. - 特許庁

第１、第２のプロセッサを備え、第１のプロセッサと第２のプロセッサで画像処理とデコード処理を並列処理する光学情報読取装置を前提として、その処理効率を高める。例文帳に追加

To improve processing efficiency of an optical information reader with a first and a second processors concurrently performing image processing and decode processing. - 特許庁

複数の制御プロセッサと、前記制御プロセッサの各々の識別情報を発生する識別手段と、前記制御プロセッサで実行されるブートプログラムおよび制御プログラムを含む同一の実行ファームウェアを格納するための前記制御プロセッサに対応する複数の記憶装置と、前記ブートプログラムにより前記制御プロセッサを起動するブート手段とを備える。例文帳に追加

The electronic photographic device has: the plurality of control processors; an identification means for generating identification information of each of the control processors; a plurality of memories each corresponding to the control processor, each for storing the same execution firmware including a control program and a boot program executed in the control processor; and a boot means for booting the control processor by the boot program. - 特許庁

方法及び装置は、マルチプロセッサシステムのプロセッサのセットのうちの１つ以上のプロセッサを使用して、ソフトウェアプログラムを第１の命令セットアーキテクチャ（ＩＳＡ）から第２のＩＳＡにページ単位で変換し、前記マルチプロセッサシステムその他の専用のプロセッサを使用して前記変換されたソフトウェアプログラムを実行する。例文帳に追加

The method and apparatus include: translating a software program by page units from a first instruction set architecture (ISA) into a second ISA using one or more processors of a set of the processors of a multi-processor system; and executing the translated software program by using the other dedicated processors of the multi-processor system. - 特許庁

１つのプロセッサの動作電圧を動的に調整する一方で、前記プロセッサが前記プロセッサの前記コア／バス周波数比との関係において有害である１つの動作電圧状態に１人のユーザによって置かれることを防止するための手法を提供する。例文帳に追加

To provide a technique to prevent a user from placing a processor into a harmful operating voltage state in relation to the core/bus frequency ratio of the processor, while adjusting the processor's operating voltage dynamically. - 特許庁