Misrとは 意味・読み方・使い方

The LBIST domain includes a LBIST engine capable of executing a LBIST and storing the results thereof and a multiple input signature register ('MISR').例文帳に追加

ＬＢＩＳＴ領域は、ＬＢＩＳＴを実行しその結果を格納することのできるＬＢＩＳＴエンジンと、多重入力シグネチャ・レジスタ（「ＭＩＳＲ」）を含む。 - 特許庁

The output values of the shift registers 200, outputted from the indeterminate mask device 220, are compressed by an MISR 230, and a tester compares its output values with the output expectation values of the test data to detect the defects of the LSI 105.例文帳に追加

不定マスク器２２０から出力されるシフトレジスタ２００の出力値をＭＩＳＲ２３０で圧縮し、この出力値と、テストデータの出力期待値とをテスタが比較することにより、ＬＳＩ１０５の不良を検出する。 - 特許庁

In the signature reading mode, the signature read out of the MISR 110 at each stage is compressed bit for bit by exclusive logical sum circuit 131-13N and emitted.例文帳に追加

シグネチャ読出しモードでは、各段のＭＩＳＲ１１０から読み出されたシグネチャがビットごとに排他的論理和回路１３１乃至１３Ｎにより圧縮されて輩出される。 - 特許庁

Thus, as the sampled signal Es synchronizes with a clock, this signal Es is input to a MISR, thereby detecting a failure of the signal E.例文帳に追加

これによって、サンプリングされた信号Ｅｓがクロックに同期するので、この信号ＥｓをＭＩＳＲに入力させることで、信号Ｅの故障検出が可能になる。 - 特許庁

In the configuration where an input buffer section 111 and an output buffer section 121 of interest are sandwiched by FFs 133, 143 of testing common circuit sections 131, 141 and FFs 103, 104 of the local clock section 101, diagnoses/tests are performed using an RAGR 161 and an MISR 162.例文帳に追加

テスト用共通回路部１３１，１４１のＦＦ１３３，１４３と、ローカルクロック部１０１の内部のＦＦ１０３，１０４とにより、対象となる入力バッファ部１１１や出力バッファ部１２１を挟み込んだ構成において、ＲＡＧＲ１６１及びＭＩＳＲ１６２を用いて、診断・テストを実施する。 - 特許庁

A scan test is executed in a plurality of steps by changing combination between a partial scan chain set as PRS and a partial scan chain set as MISR, and thereby the test can be performed without installing a test response compressor separately from the scan chain, to thereby reduce the area overhead.例文帳に追加

ＰＲＳとして設定する部分スキャンチェーンとＭＩＳＲとして設定する部分スキャンチェーンの組合せを変えて、複数のステップでスキャンテストを実行することによって、スキャンチェーンとは別にテスト応答圧縮器を設けることなくテストを行うことができるので、面積オーバーヘッドが削減される。 - 特許庁

The TAP includes in its TAP block a linear feedback shift, register, a signature register with a plurality of inputs, a step counter, a shift counter, a step/shift controller, an MISR mask register, etc., and is capable of automatically creating BIST test patterns through the use of a TAP circuit and simultaneously loading them to a plurality of parallel scan paths over a whole digital circuit.例文帳に追加

ＴＡＰはそのＴＡＰブロック内に、線形フィードバックシフトレジスタ、複数入力のシグニチャレジスタ、ステップカウンタ、シフトカウンタ、ステップ／シフトコントローラ及びＭＩＳＲマスクレジスタ等を含み、ＴＡＰ回路を用いてＢＩＳＴ試験パターンを自動的に作成すると同時にこれらをデジタル回路全体にわたる複数の並列スキャンパスへとロードすることが出来る。 - 特許庁

To solve the problem on conventional BIST technology represented by STUMPS that a PRPG and a MISR are necessary for constructing the STUMPS in addition to a combined circuit to be tested and scan registers fundamental to scan test, resulting in an increase in the circuit area of a semiconductor integrated circuit to be mounted thereon.例文帳に追加

ＳＴＵＭＰＳに代表される従来のＢＩＳＴ手法技術では、テスト対象となる組合せ回路および、スキャンテストに必須なスキャンレジスタの他に、ＳＴＵＭＰＳを構成するために新たにＰＲＰＧ、ＭＩＳＲが必要で、これを搭載する半導体集積回路の回路面積が増大するという問題が生じる。 - 特許庁