A fragmentation detection part 1D detects the degree of fragmentation of data arrangement according to a cache hit ratio.例文帳に追加

断片化検出部１Ｄは、キャッシュヒット率に応じて、データ配置の断片化の程度を検出する。 - 特許庁

To improve the hit ratio of an instruction cache when an interpreter is executed.例文帳に追加

インタプリタ実行時における命令キャッシュのヒット率の向上を図る。 - 特許庁

To provide a cache circuit capable of improving a CPU processing speed by improving a cache hit ratio.例文帳に追加

キャッシュヒット率を向上させることによりＣＰＵ処理速度の向上をさせることができるキャッシュ回路を提供する。 - 特許庁

To avoid the decrease of the use efficiency of a cache memory and the decrease of a cache hit ratio by a plurality of processes in which priorities are set.例文帳に追加

本発明は、優先度が設定された複数プロセスによるキャッシュメモリの利用効率の低下及びキャッシュヒット率の低下を回避する。 - 特許庁

When the hit ratio is lower than the prescribed value, the external cache controller 4 executes the block read instruction to ASIC 12 without waiting for the determination of a cache hit or a miss.例文帳に追加

ヒット率が所定値より低い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定を待たず、ＡＳＩＣ１２へブロックリード命令を発行する。 - 特許庁

To provide a cache memory system for improving data integrity, a cache hit ratio, and a flash efficiency, and to provide a method for controlling a cache memory.例文帳に追加

データ保全性とキャッシュヒット率、及びフラッシュ効率を向上させるキャッシュメモリシステム、及びキャッシュメモリの制御方法を提供する。 - 特許庁

To achieve cache sectional control for improving a cache hit ratio by preventing removal of frequently-used data from a cache memory by less frequency-used data without requiring increase in labor of a user.例文帳に追加

低使用頻度のデータにより高使用頻度のデータがキャッシュメモリから追い出されるのを防止してキャッシュヒット率を向上させるキャッシュ区分制御を、ユーザの手間の増加を伴わずに実現する。 - 特許庁

To ensure a high hit ratio even when a character code system is replaced during printing without requiring a large capacity cache memory.例文帳に追加

大容量のキャッシュメモリを必要とすることなく、印刷中に文字コード体系が切り替わった場合でも高いヒット率を確保する。 - 特許庁

Thus, cache hit ratio in a dither method and an error diffusion method is raised to raise the whole processing efficiency.例文帳に追加

これにより、ディザ法および誤差拡散法におけるキャッシュヒット率を向上させ、全体の処理効率を向上させる。 - 特許庁

To provide an image processor for realizing fast image processing by obtaining a high cache hit ratio in the image processing accelerating a memory access.例文帳に追加

画像処理において高いキャッシュ・ヒット率を得てメモリアクセスを高速化し、高速な画像処理を実現する画像処理装置を提供する。 - 特許庁

Thus, it is possible to increase the hit ratio of the cache data in response to the read request of the sequential data larger than the stripe size.例文帳に追加

ストライプサイズより大きなシーケンシャルデータのリード要求に対するキャッシュデータのヒット率が向上する。 - 特許庁

To solve the problem that a processing time becomes long due to deterioration in the hit ratio of a cache when processing such as line interpolation is performed, after the decoding of a frame is completed.例文帳に追加

フレームの復号が完了した後にライン補間などの処理を行うと、キャッシュのヒット率が低下し、処理時間が大きくなる。 - 特許庁

To improve the hit ratio of a cache device by preferentially storing a particular line in a cache in accordance with character of a program and dynamically changing the priority.例文帳に追加

プログラムの性質に合わせて、特定のラインを優先的にキャッシュに格納し、また優先の度合いを動的に変更して、キャッシュ装置のヒット率を向上する。 - 特許庁

To provide a shared cache memory device for a multiprocessor which prevents the replacement of a shared cache memory and also prevents a hit ratio and throughput from falling.例文帳に追加

共有キャッシュメモリのリプレスメントの防止、ヒット率とスループットの低下を防止するマルチプロセッサ用共有キャッシュメモリ装置を提供すること。 - 特許庁

To realize further enhancement in performance with the same cache capacity while maintaining the performance (hit ratio) in any input data, using the cache mechanism, and making the number of the output color, which can be processed simultaneously, variable.例文帳に追加

キャッシュ機構を用いて、任意の入力データにおけるパフォーマンス（ヒット率）を維持しつつ同時処理可能な出力色数を可変とし、同一のキャッシュ容量にて更なるパフォーマンスの向上を実現する。 - 特許庁

To improve the hit ratio of a cache memory and to improve a CPU processing speed by generating an object code suitable for the specification and operation of the cache memory.例文帳に追加

キャッシュメモリの仕様や動作に適したオブジェクトコードを生成してキャッシュメモリのヒット率を向上し、ＣＰＵの処理速度を向上する。 - 特許庁

When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17.例文帳に追加

外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。 - 特許庁

Based on a hit ratio HR for cache hit of the address ADR and a mistake rate MR for cache miss of the address ADR corresponding to the counted value CT at the cache miss, a reference value calculation part 49 corrects reference values m and n for the counter section 22 to count the counted value CT.例文帳に追加

基準値算出部４９は、アドレスＡＤＲに対するキャッシュヒットのヒット率ＨＲと、キャッシュミスのときにカウント値ＣＴに対応するアドレスＡＤＲに対するキャッシュミスのミス率ＭＲとに基づいて、カウンタ部２２がカウント値ＣＴをカウントするための基準値ｍ，ｎを変更する。 - 特許庁

Hit ratio of a cache is raised in the retrieval processing to raise processing efficiency by storing the branch nodes in the search path stack.例文帳に追加

探索経路スタックにブランチノードを格納することにより、検索処理においてキャッシュのヒット率を上げることができ、処理効率を高めることができる。 - 特許庁

To eliminate influence of an access pattern from a host/application having a different cache hit ratio for access from another host/application.例文帳に追加

あるホスト（あるいは、あるアプリケーション）からのアクセスのキャッシュヒット率が別のホスト（あるいは、別のアプリケーション）からのアクセスパターンの影響を受けないようにする。 - 特許庁

To achieve a higher speed in printing by raising the hit ratio of a cache memory and to reduce the memory consumption amount by reducing the number of basic graphic data to be drawn.例文帳に追加

メモリキャッシュのヒット率を上げて印刷を高速にするとともに、描画する基本図形データの個数を減らしてメモリ消費量を少なくする。 - 特許庁

As trace data 114 outputted from the processor 100 incorporating the cache memory 102, information on an instruction fetch value 109 and a cache hit value 110 are added to branching destination address information and outputted, thereby the trace and cache hitting ratio can be computed without losing real-time property.例文帳に追加

キャッシュメモリ１０２を内蔵したプロセッサ１００から出力されるトレースデータ１１４として、命令フェッチ値１０９及びキャッシュヒット値１１０の情報を分岐先アドレス情報に付加して出力することにより、リアルタイム性を失わずにトレース、キャッシュヒット率の算出を可能にしたものである。 - 特許庁

To eliminate possibility that the cash hit ratio of a task is lowered owing to processing of another task in a computer system having a microprocessor which performs parallel processing of a plurality of tasks, a cache memory and a main memory.例文帳に追加

複数のタスクを並行処理するマイクロプロセッサ、キャッシュメモリ及びメインメモリを備えたコンピュータシステムにおいて、あるタスクの処理によって、別のタスクのキャッシュヒット率が低下する可能性をなくすことを目的とする。 - 特許庁