delayed resetとは 意味・読み方・使い方

When the CPU 30 can not be reset by itself after the execution of core damp, a reset signal due to the operation of the reset switch 1 is delayed just for the time (about 10 sec) required for core damp by a delay 4 and that signal is inputted to the CPU 30.例文帳に追加

コアダンプ実行後、ＣＰＵ３０は自らをリセット不可能な場合、リセットスイッチ１の操作によるリセット信号をコアダンプに必要な時間（約１０秒）だけディレイ４でディレイし、該信号をＣＰＵ３０に入力する。 - 特許庁

Also, the reset signals are delayed in a delay circuit and then inputted to the reset terminal of a main CPU and the main CPU is turned to be in the operable state later than the CPU for the put-out control.例文帳に追加

遊技機に対して電力供給が開始されると、リセット信号が払出制御用ＣＰＵのリセット端子に入力され、払出制御用ＣＰＵが動作可能状態になる。 - 特許庁

Thus, at the turn-on of the power source, the reset signal to the CPU 56 of the main board 31 rises being delayed from the reset signals to the CPUs of other electric component control boards.例文帳に追加

従って、電源投入時に、主基板３１のＣＰＵ５６に対するリセット信号は、他の電気部品制御基板のＣＰＵに対するリセット信号よりも遅く立ち上がる。 - 特許庁

As a result, at the closing of the power source, the reset signal to the CPU 56 for the main board 31 rises being delayed from the reset signal to the CPUs for other electric component control boards.例文帳に追加

従って、電源投入時に、主基板３１のＣＰＵ５６に対するリセット信号は、他の電気部品制御基板のＣＰＵに対するリセット信号よりも遅く立ち上がる。 - 特許庁

Therefore, at the closing of a power source, the reset signal to the CPU 56 of the main board 31 is started being delayed from the reset signal to the CPU of other electric part control boards.例文帳に追加

従って、電源投入時に、主基板３１のＣＰＵ５６に対するリセット信号は、他の電気部品制御基板のＣＰＵに対するリセット信号よりも遅く立ち上がる。 - 特許庁

Thus, at the turn-on of the power source, the reset signal for the CPU 56 of the main board 31 starts being delayed from the reset signals to the CPUs of other electric component control boards.例文帳に追加

従って、電源投入時に、主基板３１のＣＰＵ５６に対するリセット信号は、他の電気部品制御基板のＣＰＵに対するリセット信号よりも遅く立ち上がる。 - 特許庁

Even when the internal power supply potential is delayed, reset can be surely applied to a circuit operated by the internal power supply potential.例文帳に追加

内部電源電位が遅れた場合でも、内部電源電位で動作する回路に対して確実にリセットをかけることができる。 - 特許庁

In the microcomputer 100 of a remote controller, a setup data protection part 140 stops the operation of the SRAM 110 synchronously with a reset signal S1 output from a reset control part 130 when asynchronous reset is generated, delays the reset signal S1 until after stopping the operation of the SRAM 110, and outputs the delayed reset signal S1 to a CPU 120.例文帳に追加

リモートコントローラのマイコン１００において、設定データ保護部１４０は、非同期リセットが生じたときにリセット制御部１３０から出力されるリセット信号Ｓ１に同期してＳＲＡＭ１１０の動作を停止させると共に、リセット信号Ｓ１を、ＳＲＡＭ１１０の動作停止の後までに遅延させてＣＰＵ１２０に出力する。 - 特許庁