erase levelとは 意味・読み方・使い方

On the optical recording medium, power information about the power level of the first pulse and the power level of the last pulse of the erase pattern for data erasure are recorded.例文帳に追加

データ消去のための消去パターンの先頭パルスのパワーレベル及び最後パルスのパワーレベルに関する情報を含む消去パターン情報を貯蔵していることを特徴とする光記録媒体。 - 特許庁

Then, a DISP signal is set in a high level in order to erase a picture, and an AC signal MS and an inverted signal MC are applied (erasure pulse).例文帳に追加

次に、画面消去のために、ＤＩＳＰ信号をハイレベルに設定し、交流化信号ＭＳと、反転された信号ＭＣとを印加する（消去パルス）。 - 特許庁

To reduce an ISPP system program of a memory cell or erase time by not fixing and by varying an initial pulse width or an initial bias level.例文帳に追加

初期のパルス幅または初期のバイアスレベルを固定させずに変化させることにより、メモリセルのＩＳＰＰ方式プログラムまたは消去時間を減らす。 - 特許庁

To provide a semiconductor memory device that reduces the influence of capacitive coupling of adjacent cells, and ensures accurate read operation even when an erase level changes.例文帳に追加

隣接セルの容量結合の影響を抑制でき、消去レベルが変化した場合においても正確な読み出しが可能な半導体記憶装置を提供する。 - 特許庁

In such a system, a threshold voltage of an element during program operation and the threshold voltage of the element during erase operation are maintained to a fixed level.例文帳に追加

このような方式で、プログラム動作中の素子のスレッショルド電圧及び消去動作中の素子のスレッショルド電圧は適切で一定した水準に維持される。 - 特許庁

Next, second random information is over-written in the optical disk of the first test writing with an erase level as second test writing (step S8).例文帳に追加

次に、前記１回目の試し書きされた光ディスクに、２回目の試し書きとして、第２のランダムな情報がイレースレベルで上書きされる（ステップＳ８）。 - 特許庁

When performing erasing and writing to an erase unit area 120, a regulator circuit 150 changes a voltage boosted by a booster circuit 140 to a level according a trimming value for the erase unit area 120.例文帳に追加

ある消去単位領域１２０に対して消去および書き込みを行うときには、レギュレート回路１５０は、昇圧回路１４０で昇圧された電圧を、当該消去単位領域１２０についてのトリミング値に応じたレベルに変換する。 - 特許庁

A column side decoder 25 of a serial EEPROM 21 is provided with inverters 27, 28, when batch write-in/erase of data is performed for a memory cell 22, timing at which a batch erase/write-in signal IN is outputted to level shifters 8A-8H respectively is varied.例文帳に追加

シリアルＥＥＰＲＯＭ２１のカラム側デコーダ２５にインバータ２７，２８を備えて、メモリセル２２に対してデータの一括書込み／消去を行う場合に、レベルシフタ８Ａ〜８Ｈに一括消去／書込み信号ＩＮを出力するタイミングを夫々変化させる。 - 特許庁