time loopsとは 意味・読み方・使い方

At the time, in the eight loops 40, all the loop planes 20 are perpendicular to a predetermined plane 100 which perpendicularly intersects with the predetermined axis 60.例文帳に追加

このとき、８つのループ４０は、所定軸６０に直交する所定平面１００に対して全てのループ面２０が垂直になっている。 - 特許庁

At the time of receiving the test frame, the test frame transmission/reception part 12 loops back the test frame at the time of a loop-back station and sends the test frame to the next station when it is not the loop-back station.例文帳に追加

試験フレーム送受信部１２は試験フレームを受信すると、折返し局であればその試験フレームを折返し、折返し局でなければその試験フレームを次局に送る。 - 特許庁

The secondary time circuit (5) has phase lock loops (10,11,12,13,14 and 17) for adapting a frequency of a secondary time signal (CLK_T2) by the frequency of the reference timer signal (CLKref).例文帳に追加

第２の時間基準回路（５）は、第２のタイマー信号（ＣＬＫ＿Ｔ２）の周波数を基準タイマー信号（ＣＬＫｒｅｆ）の周波数によって適合させるための位相ロックループ（１０，１１，１２，１３，１４，１７）を有する。 - 特許庁

To output a program or an object code to shorten parallel execution time of loops consisting of sentences to be included in a dependence cycle and sentences not to be included in the dependence cycle.例文帳に追加

依存サイクルに含まれる文と依存サイクルに含まれない文からなるループの並列実行時間を短縮するプログラムまたはオブジェクトコードを出力する。 - 特許庁

Feedback loops can improve the quality of the inventory over time and to correct any errors or inconsistencies identified in the review process.発音を聞く 例文帳に追加

フィードバック回路は、時間の経過とともに、また、検証プロセスにおいて認識された過誤や不整合を修正するために、インベントリの質を向上させることができる。 - 経済産業省

To reduce the overhead of a wait time in program execution and to improve the execution performance of a program by leveling load distribution to respective loops which are loop-parallelized.例文帳に追加

ループ並列化処理された各ループの負荷分散を均等化し、プログラム実行時の待ち時間のオーバヘッドの削減並びにプログラムの実行性能の向上を図る。 - 特許庁

To provide a PLL circuit which is used for both a master station and slave stations, connected in loops and capable of accurately extracting a receiving/reproducing clock in a short time and markedly shortening a time necessary for stabilization.例文帳に追加

ループ状に接続された親局と子局のＰＬＬ回路に係わり、受信再生クロックを精度よく、且つ短時間で抽出し、ループの安定に必要な時間を大幅に短縮したＰＬＬ回路を提供すること。 - 特許庁

The adaptive ISPP method of the flash memory device of this invention includes a first programming stage of executing programming/verifying loops by a first program voltage and first verifying time until at least one passed cell is generated and a second programming stage of executing the programming/verifying loops by a second program voltage and second verifying time after at least one passed cell is generated.例文帳に追加

本発明のフラッシュメモリ装置の適応的ＩＳＰＰ方法は少なくとも一つのパスセルが発生するまで、第１プログラム電圧と第１検証時間でプログラム及び検証のループを実行する第１プログラム段階と、少なくとも一つのパスセルが発生した後、第２プログラム電圧と第２検証時間でプログラム及び検証のループを実行する第２プログラム段階を含む。 - 特許庁