「"直並列変換"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

分周回路を備えたクロック形成回路およびこれを用いた直並列変換回路並びにシリアルデータ送受信回路例文帳に追加

CLOCK-FORMING CIRCUIT PROVIDED WITH FREQUENCY DIVIDING CIRCUIT, SERIES/PARALLEL CONVERSION CIRCUIT USING THE SAME AND SERIAL DATA TRANSMISSION/RECEPTION CIRCUIT - 特許庁

電力スペクトル推定部１０３は、直／並列変換・ＦＦＴ部１０１の出力に基づいて電力スペクトルの推定を行う。例文帳に追加

A power spectrum estimation unit 103 estimates power spectrum based on the output of the serial/parallel conversion and FFT unit 101. - 特許庁

直並列変換/エンコーダ１１は、基点シンボル速度のN分の１となる送信シンボル速度で送信シンボルデータを入力する。例文帳に追加

A serial-parallel conversion/encoder 11 receives transport symbol data at a transport symbol rate that is a base symbol rate divided by N. - 特許庁

第一の制御回路部200a（親局）・第二の制御回路部200b（子局）は、直並列変換器117・127を介して相互交信する。例文帳に追加

A first control circuit 200a (master station) and a second control circuit 200b (slave station) mutually communicate through deserializers 117 and 127. - 特許庁

データ受信回路２３は、データ信号より取得したデータを、直並列変換して取込制御回路２４に送る。例文帳に追加

The data reception circuit 23 applies serial/parallel conversion to the data acquired from a data signal and gives the resulting signal to a capture control circuit 24. - 特許庁

直並列変換器１により、１系列の送信シンボル列をＬ（サブキャリア数）本の系列の並列送信シンボル列に変換する。例文帳に追加

In this transmitter, a serial/parallel converter 1 converts a transmission symbol string of one sequence into a parallel transmission symbol string of L (the number of subcarriers) sequences. - 特許庁

伝達関数推定部１０４は、両直／並列変換・ＦＦＴ部の出力に基づいて伝達関数の推定を行う。例文帳に追加

A transport function estimation unit 104 estimates a transport function based on outputs of both the serial/parallel conversion and FFT units. - 特許庁

切換制御回路１０は、直並列変換器１１と、書換え可能な記憶装置１２と、デコーダ１３とを備える。例文帳に追加

The switching control circuit 10 includes a serial-to-parallel converter 11, a rewritable storage device 12, and a decoder 13. - 特許庁

直並列変換回路１０は入力された８並列展開後のデータ信号をさらに６並列展開する。例文帳に追加

A serial parallel conversion circuit 10 receiving a received data signal expanded in 8 parallel format expands further into 6 parallel format. - 特許庁

モデム装置Ａの送信部２において、１２は直並列変換部であり、伝送制御部５により制御されて、少なくとも一部のサブチャンネルを使用し、使用されるサブチャンネルの少なくとも一部のシンボル期間を使用して、送信データをシンボル単位で直並列変換する。例文帳に追加

In a transmission section 2 for the modem device A, 12 represents a serial-parallel conversion section, is controlled by a transmission control section 5, uses at least a partial sub-channel and series-parallel converts transmission data at a symbol unit by using at least the partial symbol period of the used sub-channel. - 特許庁

ロジックチップ３は、時間方向に並び替えられたデータから元の並列データを復元する直並列変換回路１５ａ、１５ｂと、分割データを合成した元の並列データと、直並列変換回路１５ａ、１５ｂで復元した元の並列データとを選択し端子１８に出力する選択回路１６と、を備える。例文帳に追加

The logic chip 3 includes serial-parallel conversion circuits 15a and 15b restoring the original parallel data from data rearranged in the time direction and a selective circuit 16 selecting the original parallel data composing the divided data and the original parallel data restored by the serial-parallel conversion circuits 15a and 15b to output to a terminal 18. - 特許庁

受信装置１が備えるウェイト演算装置は、無線信号のパイロット信号部分を直並列変換し、直並列変換したパイロット信号部分にＭポイント（Ｎ＞Ｍ）のフーリエ変換を行い、フーリエ変換したパイロット信号部分に基づき、各アンテナ素子により受信される無線信号を要素とする受信信号ベクトルの相関行列の推定値を周波数成分ごとに算出する。例文帳に追加

The weight arithmetic unit that a reception device 1 has performs series-parallel conversion on a pilot signal part of a radio signal, and performs M-point (N>M) Fourier transformation on the series-parallel converted pilot signal part to calculate estimated values of a correlation matrix of received signal vectors including radio signals received by respective antenna elements as elements by frequency components based upon the Fourier-transformed pilot signal part. - 特許庁

これらのモジュールは, 複合的または成分としてのディジタル・ビデオ入力を, シリアル出力(並直列変換器)にも, パラレル出力(直並列変換器)にも変換する.例文帳に追加

These modules convert composite or component digital video input into either serial (Serializer) or parallel (Deserializer) output.  - コンピューター用語辞典

ハイブリッド回路１０００は、差動符号の出力から信号変換、離散フーリエ逆変換まで並列信号のまま処理するので、直並列変換に伴う時間遅延が生じない。例文帳に追加

Since the hybrid circuit 1000 conducts processing with parallel signals from an output of a differential code, signal conversion and inverse discrete Fourier transform, a time delay attended with serial parallel conversion is not caused. - 特許庁

複数のギガビットイーサネット信号を多重化する場合に、下位１０ビットに含まれるＫ２８．５符号によって直並列変換器のワードアライメント機構が誤作動してしまうのを回避する。例文帳に追加

To provide a multiplexer that avoids a word alignment device of a serial parallel converter from being malfunctioned by a K28.5 code included in the lower-order 10-bits when multiplexing a plurality of gigabit Ethernet signals. - 特許庁

送信装置１では、主送信データがシンボルマッパ２で１６ＱＡＭ信号Ｉｆ、Ｑｆに変換され、直並列変換回路３を介して逆離散フーリエ変換回路５に入力される。例文帳に追加

In a transmission device 1, the main transmission data are converted to 16QAM signals If and Qf by a symbol mapper 2 and are inputted to an inverse discrete Fourier transform circuit 5 through a series/parallel conversion circuit 3. - 特許庁

シリアル／パラレル変換回路３０，マッピング回路４０は、ベースバンド信号ＡＮを直並列変換し、指定変調方式に応じたシンボルマッピングデータを一意的に与える。例文帳に追加

Base band signals AN are subjected to a serial-parallel conversion process through a serial/parallel conversion circuit 30 and a mapping circuit 40, and symbol mapping data corresponding to the designated modulation technique are uniquely given. - 特許庁

受信回路２７Ｂでは、直並列変換回路４０が、ビットクロック信号ＢＣＬＫと画素クロック信号ＰＣＬＫを用いて転送信号ＳＤをＮ_１ビット幅のシリアル画像信号ＰＤに変換する。例文帳に追加

A staticizer circuit 40 of the receiving circuit 27B converts the transfer signal SD into the N_1-bit wide serial image signal PD by using the bit clock signal BCLK and the pixel clock signal PCLK. - 特許庁

直／並列変換・ＦＦＴ部１０１、１０２は、それぞれ受信複素数信号および参照信号に対して直・並列変換および離散フーリエ逆変換を行う。例文帳に追加

In the filtering method, serial/parallel conversion and FFT units 101 and 102 perform serial/parallel conversion and discrete inverse Fourier transformation upon a reception complex signal and a reference signal, respectively. - 特許庁

直並列変換部１６はその生成されたパイロット信号を一括して逆高速フーリエ変換部１７に送って時間領域信号に変換する。例文帳に追加

A series/parallel converter 16 sends the pilot signals generated together to an inverse fast Fourier transforming unit 17, to convert them into a time domain signal. - 特許庁

ｎ多重データ１１１はシステムクロック１１２に同期して１対ｎ直並列変換回路１１３に入力されて、第１〜第ｎの分離データ１１４_1〜１１４_nに分離される。例文帳に追加

A 1 to n serial parallel conversion circuit 113 synchronously receives n-multiple data 111 with a system clock 112 and separates the data 111 into 1st-n-th separated data 1141-114n. - 特許庁

直並列変換回路１０により入力端子１０１からの入力データ信号をn本の並列変換し、その出力をn個の一時記憶回路３０a〜３０nに一時記憶する。例文帳に追加

A series-parallel converting circuit 10 converts an input data signal from an input terminal 101 into (n) signals in parallel and its output is temporarily stored in (n) temporary storage circuits 30a to 30n. - 特許庁

直並列変換部１７０は、あるパルス信号ＲＥＰの入力が検出されると、その検出タイミングから所定時間内に直列入力されるパルス信号ＲＥＰを並列出力する。例文帳に追加

When an input of a certain pulse signal REP is detected, a serial/parallel conversion part 170 outputs in parallel a pulse signal REP, which is input in series within a predetermined time from the detection time. - 特許庁

Ｓ／Ｐ部１０２−１、１０２−２は、送信ディジタル信号を入力し、直並列変換処理を行い、変調方法制御部１５５からの指示に従って適応変調処理を行う。例文帳に追加

The S/P sections 102-1, 102-2 input the digital transmission signals, and apply series/parallel conversion, then modulates the signals following an instruction sent from the modulation system controller 155. - 特許庁

直並列変換器４は、受信機１とアンテナ１１との接続を所定の周期で切り替えて受信機１で受信した信号を、複数のアンテナ１１のそれぞれで受信した信号に分配する。例文帳に追加

A serial/parallel converter 4 distributes a signal received by the receiver 1 to a signal received by each of the plurality of antennas 11 by switching the connection between the receiver 1 and the antennas 11 at the prescribed cycle. - 特許庁

再生決定部１７１は、直並列変換部１７０から並列出力されるパルス信号ＲＥＰの数に基づいて、送信側で生成されたパルス信号を再生すべきか否かを決定する。例文帳に追加

A regeneration determination part 171 determines whether to regenerate the pulse signal generated on the transmitting side, based on the number of pulse signal REPs output in parallel from the serial-parallel conversion part 170. - 特許庁

光信号が瞬断してから直並列変換器の出力が正常に戻るまでの間、受信装置の出力画像を乱さない光ファイバ伝送の瞬断検出装置を提供する。例文帳に追加

To provide the detector for momentary interruption in optical fiber transmission by which an output image of a receiver is not disturbed from the occurrence of momentary interruption of an optical signal till an output of a serial parallel converter is restored to a normal output. - 特許庁

直並列変換手段８は、局所バッファ６がバッファメモリ５とデータ転送を実行している時、あるいはバッファメモリ５に転送要求を出していない時のみデータ転送要求を出すようにする。例文帳に追加

A serial/parallel conversion means 8 outputs a data transfer request only when a local buffer 6 is transferring data to a buffer memory 5 or the buffer 6 gives no transfer request to the memory 5. - 特許庁

送信装置は、決定されるサブキャリア数に基づいて、送信データに対して、直並列変換処理を行い、送信に使用するサブキャリアを選択する。例文帳に追加

The transmission device performs the serial-parallel conversion process to the transmission data based on the determined number of subcarriers and selects the subcarrier used for transmission. - 特許庁

受信回路２８Ｂ１では、転送されたクロックＰＣＬＫの周波数を４逓倍したクロックＢＣＬＫが再生され、直並列変換回路４１に供給される。例文帳に追加

The reception circuit 28B_1 regenerates the clock BCLK whose frequency is a multiple of four of that of the transferred clock PCLK and supplies the clock BCLK to a serial-to-parallel conversion circuit 41. - 特許庁

シリアルデータをパラレル変換する直並列変換部１、レジスタ２、パターン検出部３、フレーム検出処理部４及び情報記憶部５によりフレーム同期検出回路１０を構成する。例文帳に追加

The frame synchronizing detecting circuit 10 consists of a serial parallel conversion section 1 that converts serial data into parallel data, a register 2, a pattern detection section 3, a frame detecting processing section 4 and an information storage section 5. - 特許庁

この信号ｘ_LPD’（ｎ）は、ミキサー４とリサンプラー５を経て直並列変換器６でパラレル信号に変換後、ＦＦＴ演算器７でＭ点の周波数成分Ｘ_H（ｋ）に変換される。例文帳に追加

This signal xLPD'(n) is passed through a mixer 4 and a resampler 5, converted to a parallel signal by a serial/ parallel converter 6 and afterwards converted to a frequency component XH(k) at a point M by an FFT computing element 7. - 特許庁

これにより、正確に同期した信号光と制御光を、直並列変換光スイッチ１４に入力して、信号光から、複数の並列信号光を、確実に分配して出力できるようにしている。例文帳に追加

Thereby a plurality of parallel signal lights can be outputted by being securely distributed from the signal light after inputting the signal light and the control light which are synchronized accurately into a serial parallel converting optical switch 14. - 特許庁

データは、ＴＥＱ２６の後に、直並列変換３０、サイクリックプレフィクスの除去３２、ＦＦＴ３４、マルチチャネル周波数領域等化（ＦＥＱ）１２、並直列変換３６を受け、それにより原データの推定が形成される。例文帳に追加

Data undergoes series/parallel conversion 30, cyclic prefix removal 32, FFT 34, multi-channel frequency domain equalization(FEQ) 12, and parallel/ series conversion 36 after the data are subjected to the TEQ 26, whereby an estimation of original data is formed. - 特許庁

最上位のギガビットイーサネット信号のＫ２８．５信号のみを温存し、それ以外のギガビットイーサネット信号のＫ２８．５信号をコードスワッパー１７により別の符号に変換してから直並列変換器１８に供給し、多重化信号として出力する。例文帳に追加

A code swapper 17 preserves only the K28.5 signal of the uppermost gigabit Ethernet signal, converts the K28.5 signals of the other gigabit Ethernet signals into other code and gives the result to a serial parallel converter 18, which outputs the code as a multiplex signal. - 特許庁

ハイブリッド回路１０００は、直並列変換器１１０、単位差動符号化回路１２０−１、…、１２０−Ｎ、並列型信号変換回路２００、離散フーリエ逆変換回路（ＩＤＦＴ）３００、並びに並直列変換器３０１及び３０２を有する。例文帳に追加

This hybrid circuit 1000 has a serial parallel converter 110, a parallel type signal conversion circuit 200, an inverse discrete Fourier transform circuit (IDFT) 300 and parallel serial converters 301, 302. - 特許庁

データを直並列変換して得られる複数の並列データが書き込まれた複数のトラックから、トラック幅よりも大きな幅を有する再生ヘッドを用いて読み出された再生信号に基づいて前記データを再生する装置が提供される。例文帳に追加

A signal detector reproduces data, on the basis of reproduction signals read from multiple tracks where multiple pieces of parallel data acquired through a serial-parallel conversion of the data are written, by using a reproducing head whose width is wider than the width of each track. - 特許庁

無線基地局１において、光モジュール１３のＯ／Ｅ部１３ｂは光ファイバ１００ｂからの光信号を逆光電変換させ、直並列／並直列変換器１２の直並列変換器１２ｂはＯ／Ｅ部１３ｂで電気変換された信号をパラレル化させる。例文帳に追加

In a radio base station 1, an O/E 13b in an optical module 13 inversely and photoelectrically converts a light signal from an optical fiber 100b, and serial-parallel converter 12b of a serial-parallel/parallel-serial converter 12 parallels a signal electrically converted by the O/E 13b. - 特許庁

パケットを直並列変換器に格納してバッファメモリの各ＳＤＲＡＭに並列に同時に書き込む動作と，ＳＤＲＡＭからの読み出し信号を並直列変換器に格納する動作と，リフレッシュ動作の３つの動作をリフレッシュ周期内で行うよう構成する。例文帳に追加

Three operations, i.e. an operation for storing packets in the serial/parallel converter and writing them simultaneously in parallel into respective SDRAMs, an operation for storing signals read out from the SDRAMs in the parallel/serial converter, and a refresh operation, are performed within the refresh period. - 特許庁

受信器部は、ワードアライメント段またはバイトアライメント段（３２１）と、デスキュー段（３２２）と、レート補償段またはレート整合段（３２３）と、埋め込みプロトコルデコーダ段（３２４）と、バイト直並列変換器段（３２５）と、バイト並び替え段（３２６）と、位相補償段（３２７）とを少なくとも含む。例文帳に追加

The receiver part is provided with a word alignment step or a byte alignment step (321), a deskew step (322), a rate compensation step or a rate matching step (323), an embedded protocol decoder step (324), a byte serial-parallel converter step (325), a byte rearrangement step (326), and a phase compensation step (327) at least. - 特許庁

１ビット２段の直並列変換回路１１０、二桁２進加算器１３０、Ｎ段遅延レジスタ１４１及び１４２、排他的論理和回路１２０及び１５０から構成される差動符号化回路１００は、Ｎ段遅延レジスタ１４１及び１４２の時間遅延のみで差動符号化ができる。例文帳に追加

This differential coding circuit 100 comprising a 1-bit 2-stage serial parallel conversion circuit 110, a two-digit binary adder 130, N-stage delay registers 141, 142, and exclusive OR circuits 120, 150 can conduct differential coding with time delays of the N-stage delay registers 141, 142 only. - 特許庁

デジタル映像信号をシフトレジスタに直接入力し直並列変換する手段と、信号線駆動回路内の記憶回路やＤ／Ａ変換回路をｎ本（ｎは２以上の自然数）の信号線で共有する手段の双方を取り入れる。例文帳に追加

Both of a means which inputs directly digital video signals to shift registers respectively and which performs the serial-parallel conversion of the signals and a means shares storage circuits and D/A conversion circuits in the signal line driving circuit with (n) lines (n is a natural number of 2 or more) of signal lines are adopted in this display device. - 特許庁

送信データ系列と送信アンプでの非直線性歪みとは一対一に対応するので、送信データ系列を直並列変換回路２２にて並列データとし、この並列データによりプリディストーション回路における乗数を直接求める。例文帳に追加

As the nonlinear distortion has one-to-one correspondence between a transmission data series and transmission amplifier, the transmission data series is converted into the parallel data by a serial/parallel converter 22, and the multiplier of a pre-distortion circuit is directly decided from the parallel data. - 特許庁

光・電気分周クロック発生装置と、分周成分を含まない光信号の入力に対して動作可能な、光クロック分周装置と、光・電気分周クロック抽出装置と、光時分割多重分離装置と、光分周クロック抽出・光データ直並列変換装置と、光変調フォーマット変換装置を提供する。例文帳に追加

To provide an optical and electric frequency division clock generator, an optical clock frequency division apparatus operable for the input of optical signals not including frequency division components, an optical and electric frequency division clock extraction apparatus, an optical time division demultiplexing apparatus, an optical frequency division clock extraction and optical data serial/parallel conversion apparatus, and an optical modulation format conversion apparatus. - 特許庁

データ送信装置１０が、直並列変換回路１０１により多重分離された複数のトリビュタリ信号を符号化回路１０２によりフレーム化し、遅延回路１０３によりトリビュタリ信号間の同期としてビット同期のみをおこなった信号を並直列変換回路１０４により多重化して伝送路１１０上に送信する。例文帳に追加

A coding circuit 102 of this data transmitter assembles a plurality of tributary signals demultiplexed by a serial parallel conversion circuit 101 into frames, a parallel serial conversion circuit 104 multiplexes signals that are subject to only bit synchronization among the tributary signals by delay circuits 103 and transmits the multiplexed signal to a transmission line 110. - 特許庁