「"離絶"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

両素子は、素子分離絶縁膜５で分離されている。例文帳に追加

Both elements are isolated by an element isolation insulating film 5. - 特許庁

素子分離絶縁膜１４上には、素子分離絶縁膜１４の幅と同じか又はそれよりも狭い幅を有するストッパ絶縁膜３５が配置される。例文帳に追加

On the insulating film 14, a stopper insulating film 35, having a width which is equal to or narrower than that of the insulating film 14, is arranged. - 特許庁

埋め込み分離絶縁膜７と埋め込み導体膜２との交差部では、埋め込み分離絶縁膜７の方が深い。例文帳に追加

At the intersections between the insulating films 7 and buried conductor films 2, the insulating films 7 are deeper than the conductor films 2. - 特許庁

その後、ＣＭＰ法により分離絶縁膜１０６を研磨して分離絶縁膜１０６ａ、１０６ｂを形成する。例文帳に追加

Thereafter, the isolation insulating film 106 is polished with the CMP method to form the isolation insulating films 106a, 106b. - 特許庁

半導体装置は、半導体基板１と分離絶縁体２ａ〜２ｃとを備える。例文帳に追加

The semiconductor device comprises a semiconductor substrate 1 and isolation insulators 2a-2c. - 特許庁

半導体基板１の表面に素子分離絶縁膜２を形成する。例文帳に追加

A device separation insulating film 2 is formed on the surface of a semiconductor substrate 1. - 特許庁

素子分離絶縁膜の形成方法及び、半導体装置の製造方法例文帳に追加

FORMATION METHOD OF ELEMENT ISOLATION INSULATING FILM AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE - 特許庁

第１素子分離絶縁膜３１と第２素子分離絶縁膜３２は、ＣＭＰ法により平坦化された後、第２素子分離絶縁膜３２のエッチングレートの方が第１素子分離絶縁膜のそれよりも高いエッチング条件でエッチングされる。例文帳に追加

The first element isolation insulating film 31 and the second element isolation insulating film 32 are etched under the etching condition that the etching rate of the second element isolation insulating film 32 is higher than that of the first element isolation insulating film. - 特許庁

電源配線２１は、素子分離絶縁膜５の上方に形成されている。例文帳に追加

A power supply wiring 21 is formed over the element isolation insulating film 5. - 特許庁

製造時における素子分離絶縁膜のダメージを軽減する。例文帳に追加

To reduce the damage of an element separating insulation film upon manufacturing. - 特許庁

第１素子分離絶縁膜３１と第２素子分離絶縁膜３２は、ＣＭＰ法により平坦化された後、第２素子分離絶縁膜３２のエッチングレートの方が第１素子分離絶縁膜のそれよりも高いエッチング条件でエッチングされる。例文帳に追加

After being planarized by a CMP method, the first element isolation insulating film 31 and the second element isolation insulating film 32 are etched under the etching condition that the etching rate of the second element isolation insulating film is higher that of the first element isolation insulating film. - 特許庁

電源配線２１は、素子分離絶縁膜５の上方に形成されている。例文帳に追加

Power supply wiring 21 is formed at the upper portion of the element isolation insulating film 5. - 特許庁

この半導体装置は、バイポーラトランジスタ１と、素子分離絶縁膜１７および素子分離絶縁膜１６と、ベース・コレクタ間分離絶縁膜１８とを備えている。例文帳に追加

The semiconductor device comprises the bipolar transistor 1, an element isolation insulating film 17 and an element isolation insulating film 16, and a base-collector isolation insulating film 18. - 特許庁

第１方向に延伸する第１素子分離絶縁領域４２と、その第１素子分離絶縁領域４２と異なる第２素子分離絶縁領域４２と、第１メモリセル２と、第２メモリセル１５とを具備する不揮発性半導体記憶装置１を構成する。例文帳に追加

The nonvolatile semiconductor memory device 1 includes a first element isolating/insulating region 42 extending in a first direction, a second element isolating/insulating region 42 different from the first element isolating/insulating region 42, a first memory cell 2, and a second memory cell 15. - 特許庁

第１ダミーセル領域１２１に設けられた素子分離絶縁層３３と、第２ダミーセル領域１２２に設けられた素子分離絶縁層４３と、第１ダミーセル領域１２１と第２ダミーセル領域１２２との間の境界に位置する素子分離絶縁層５１とを備える。例文帳に追加

The non-volatile semiconductor storage device includes an element isolation insulating layer 33 arranged in a first dummy cell region 121, an element isolation insulating layer 43 installed in a second dummy cell region 122, and an element isolation insulating layer 51 positioned on a boundary between the first dummy cell region 121 and the second dummy cell region 122. - 特許庁

素子分離絶縁層２と、素子分離絶縁層２の周囲の半導体表面領域１Ａと、半導体表面領域１Ａ上に絶縁膜を介して形成され一方向の両端が素子分離絶縁層２上に重なっているゲート電極４と、を有する。例文帳に追加

The semiconductor device has an element isolating and insulating layer 2, a semiconductor surface region 1A in the periphery of the element isolating and insulating layer 2, and a gate electrode 4 which is formed over the semiconductor surface region 1A via an insulating film with both ends in one direction overlapped over the element isolating and insulating layer 2. - 特許庁

素子分離絶縁層は、半導体層４の表面から埋込絶縁層３に達した第１領域（高速回路ブロックの素子分離絶縁層５）と、埋込絶縁層３に達していない第２領域（低速回路ブロックの素子分離絶縁層６）とに区分されている。例文帳に追加

The element isolation insulating layer is divided into a first region (element isolation insulating layer 5 of a high-speed circuit block) reaching the buried insulating layer 3 from the surface of the semiconductor layer 4 and a second region (element isolation insulating layer 6 of a low- speed circuit block) which does not reach the embedded insulating layer 3. - 特許庁

たとえば、Ｐ型シリコン基板１１の表面部に、浅い第一の埋め込み素子分離絶縁膜２２と、この第一の埋め込み素子分離絶縁膜２２よりも深い、第二の埋め込み素子分離絶縁膜２３とからなる素子分離領域２４を形成する。例文帳に追加

An element separating region 24 comprising the first shallow buried element isolation insulating film 22 and the second buried element isolation insulating film 23 deeper than the first insulating film 22 is formed on the surface of a P type silicon substrate 11. - 特許庁

天平4年（732年）頃から家持との間に歌の贈答が見られるが、その後離絶。例文帳に追加

There were some poems exchanged between her and Yakamochi from around 732 but they later separated.  - Wikipedia日英京都関連文書対訳コーパス

電極構造１００が、共電極層１０２、画素電極層１０１、及び隔離絶縁層を含む。例文帳に追加

An electrode structure 100 comprises a common electrode layer 102, a pixel electrode layer 101, and an isolation insulating layer. - 特許庁

その後、分離溝７内に分離絶縁膜を埋め込んでトレンチ分離を形成する。例文帳に追加

Thereafter the separation insulation film is embedded in the separation groove 7 to form the trench separation. - 特許庁

半導体装置用素子分離絶縁膜、これを用いた半導体装置およびその製造方法例文帳に追加

ELEMENT ISOLATION INSULATING FILM FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE PROVIDED WITH THE SAME, AND ITS MANUFACTURE - 特許庁

半導体シリコン基板１０１の素子領域の周囲に素子分離絶縁膜１０２が形成されている。例文帳に追加

An element separation insulating film 102 is formed around the element region of a semiconductor silicon substrate 101. - 特許庁

マーク部絶縁層は、素子分離絶縁層に用いられる材料と同じ材料を含む。例文帳に追加

The mark part insulator layer includes the same material as the material used for the element isolation insulator layer. - 特許庁

ポリシリコン膜１０は、素子分離絶縁膜２の第１部分上に形成されている。例文帳に追加

The polysilicon films 10 are formed on first sections in element-isolation insulating films 2. - 特許庁

分離絶縁体２は半導体基板１の主表面に形成され、導電領域を分離する。例文帳に追加

The isolation insulating body 2 is formed on the main surface of the semiconductor substrate 1 and isolates a conductive region. - 特許庁

シリコン基板１上部には、分離トレンチ４０内に分離絶縁膜４が形成される。例文帳に追加

A separated insulating film 4 is formed in a separated trench 40 in the upper part of a silicon substrate 1. - 特許庁

活性領域３を分離するＳＴＩ２は、内部に素子間分離絶縁膜４が埋め込まれている。例文帳に追加

In an STI 2 for separating the active region 3, an insulation film 4 for separating elements is embedded inside. - 特許庁

バリア層７が窒化膜を含んで素子分離絶縁膜４とブロック膜８との間に介在している。例文帳に追加

The barrier layer 7 is interposed between the element isolation insulating film 4 and the block film 8 while including the nitride film. - 特許庁

また、トレンチ分離絶縁層１２１により、横方向における高周波信号の流れを遮断する。例文帳に追加

In addition, the flow of the high frequency signal in the horizontal direction is blocked by a trench separation insulation layer 121. - 特許庁

半導体基板の表層部に形成された素子分離絶縁領域が活性領域を画定する。例文帳に追加

A device-isolation insulating region formed in a surface layer of a semiconductor substrate demarcates an active region. - 特許庁

周辺回路１６の周囲を取り囲むように素子分離絶縁膜１８が形成されている。例文帳に追加

An element isolation insulative film 18 is formed so as to surround the perimeter of a peripheral circuit 16. - 特許庁

その後、分離溝１０５ａ、１０５ｂを形成した後、分離絶縁膜１０６を形成する。例文帳に追加

Thereafter, isolation grooves 105a, 105b are formed, followed by formation of an isolation insulating film 106. - 特許庁

スクライブ領域に沿って配置される素子分離絶縁膜の段差を緩和する。例文帳に追加

To alleviate the level difference of an element isolation insulating film disposed along a scribing region. - 特許庁

上層配線６は交差部４ａで分離絶縁され、接続部３ａで接触する。例文帳に追加

The upper layer interconnection 6 is separated and insulated by the intersection 4a, and contacts at the connection 3a. - 特許庁

トレンチ１ａ内の素子分離絶縁膜２を所定深さまでエッチバックする。例文帳に追加

Each element isolation insulating film 2 in each trench 1a is back-etched to a prescribed depth. - 特許庁

半導体基板の表面に、活性領域を画定する素子分離絶縁膜が形成されている。例文帳に追加

An element isolation insulating film for demarcating an active region is formed on a surface of a semiconductor substrate. - 特許庁

素子分離絶縁層４３の上面は、浮遊電極層４２の上面と同じ高さに位置する。例文帳に追加

An upper face of the element isolation insulating layer 43 is positioned in the same level as an upper face of a floating electrode layer 42. - 特許庁

素子分離絶縁膜上に引き出したワード線がシリサイド層形成時に断線するのを防止する。例文帳に追加

To prevent a word line drawn out onto an element isolation insulating film from being disconnected when forming a silicide layer. - 特許庁

素子分離絶縁膜１３が埋め込まれたシリコン基板１１にトランジスタを形成する。例文帳に追加

A transistor is formed on a silicon substrate 11, where an element isolation insulating film 13 is embedded. - 特許庁

トレンチ素子分離絶縁膜５ｂの段差すなわち下地段差値Ｄ４を算出する。例文帳に追加

A step height of a trench element isolation insulating film 5b, that is, a base step height value D_4 is computed. - 特許庁

素子分離溝内の素子分離絶縁膜に空隙を生じることなく形成できるようにする。例文帳に追加

To form a nonvolatile semiconductor storage device without forming an air gap in an element separating insulating film in an element separating groove. - 特許庁

ＭＯＳトランジスタの周囲には素子分離絶縁膜であるシリコン酸化膜１９が埋め込まれる。例文帳に追加

A silicon oxide film 19 as an element isolation insulating film is buried around the MOS transistor. - 特許庁

第一導電層３の上部端面は、素子分離絶縁膜７の上部端面の位置よりも低い。例文帳に追加

The upper end surface of each first conductive layer 3 is lower than the upper end surface of the element isolation insulating film 7. - 特許庁

浮遊ゲート電極形成時に素子分離絶縁膜の側壁に残渣が発生しないようにする。例文帳に追加

To provide a nonvolatile semiconductor memory which can prevent an etching residue on side walls of an element isolation insulating film when a floating gate electrode is formed. - 特許庁