「"離絶"」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

これにより、部分分離絶縁膜５ｂ下のシリコン層３ｂよりも抵抗値の低いダミー領域ＤＭ１の占める割合が増加して、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。例文帳に追加

By this, a ratio of regions which the dummy regions DM1 whose resistance value is smaller than that of a silicon layer 3b under the partial separation insulating layer 5b occupy is increased thereby the substrate floating problem and the hot carrier problem can be suppressed. - 特許庁

吸湿性の絶縁編組１２で被覆された２本の導体１１が間隔を開けて並列され、その絶縁被覆導体を網目状の絶縁芯体１３によって隔離絶縁して一体化した漏液検知線Ｐである。例文帳に追加

Two conductors 11 covered with a hygroscopic insulating mesh 12 are arranged in parallel with a gap, and the insulation-covered conductors are isolation-insulated and integrated by a net insulating core body 13 to form the liquid leakage detection line P. - 特許庁

素子分離溝１ｂを形成した後に、素子分離絶縁膜２を埋め込み、化学機械研磨法の研磨で素子分離溝１ｂ内以外の部分を除去する。例文帳に追加

After an element isolation groove 1b is formed, the element isolation insulating film 2 is embedded and a part except for the inside of the element isolation groove 1b is removed by polishing by the chemical mechanical polishing method. - 特許庁

メモリセルの端部の少なくとも一部のパッドコンタクト６，２１ｂが、活性領域と導通しないように分離絶縁膜１９上に形成されている。例文帳に追加

At least part of the pad contacts 6, 21b on an end of the memory cell are formed on a separating insulating film 19 so that they may not be conducted to the active region. - 特許庁

換言すれば、半導体装置は、電源配線２１の下方において、シリコン層４の上面から絶縁層３の上面に達して形成された完全分離型の素子分離絶縁膜を備えている。例文帳に追加

In other words, the semiconductor device includes the element isolation insulating film of a completely separated type, which is formed so as to reach from the top surface of the silicon layer 4 to the top surface of the insulating layer 3, under the power supply wiring 21. - 特許庁

下部シリコン基板２１と、下部シリコン基板２１に形成された逆Ｔ字状のホールに埋没された分離絶縁層３３ａによって下部シリコン基板２１と電気的に分離された上部シリコンパターン２５ａとを含む。例文帳に追加

A lower silicon substrate 21 and an upper silicon pattern 25a which is electrically isolated from the lower silicon substrate 21 by an isolation layer 33a buried in the hole of an inverted T-shape, which is form in the lower silicon substrate 21, are included. - 特許庁

母線の範囲において金属容器（２）はこれに直角方向に延びている円筒体（２１）に移行し、この円筒体は母線を支持する隔離絶縁体（９）を固定するためのフランジを両側に備える。例文帳に追加

Within the extents of the buses 8, the container 2 shifts to a cylindrical body 21, extending in the direction perpendicular to the container 2, and the body 21 is provided with flanges for fixing isolated insulators 9 which supports the buses 8 on both sides. - 特許庁

空乏層が界面準位発生部を含んでしまうことに起因した素子分離絶縁膜の下側表面に沿うリーク電流の発生が防止された半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device which is prevented from generating a leak current flow on the re verse surface of an element separating insulating film since a depletion layer includes an interfacial potential generation part, and to provide a method for manufacturing the same. - 特許庁

本発明の目的は、素子分離絶縁膜の端部におけるシリサイド化を抑制して接合リークの発生を防止した半導体装置およびその製造方法を提供することにある。例文帳に追加

To provide a semiconductor device and its manufacturing method in which junction leakage is prevented from occurring by restraining silicidation at the end of an element isolation insulating film. - 特許庁

或いは隣接するソース線コンタクトの間の素子分離絶縁膜24の上面の高さは、第２の選択ゲートトランジスタとソース線コンタクトとの間の素子領域における半導体基板23の主表面の高さより高い。例文帳に追加

Alternatively, the height of the upper surface of the element separation insulating film 24 between the adjacent source line contacts is higher than that of the main surface of the semiconductor substrate 23 in an element region between the second selection gate transistor and source line contact. - 特許庁

ゲート絶縁膜及びゲート電極材料膜を順次形成した後に素子分離絶縁膜を埋め込み形成するＳＴＩ技術においてゲート電極同士の短絡を防止すること。例文帳に追加

To prevent a short-circuit between gate electrodes in an STI technique, where gate insulating films and gate electrode material films are formed in order on a semiconductor substrate and after that, an element isolation insulating film is embedded in a groove provided on the main surface of the substrate. - 特許庁

換言すれば、半導体装置は、電源配線２１の下方において、シリコン層４の上面から絶縁層３の上面に達して形成された完全分離型の素子分離絶縁膜を備えている。例文帳に追加

In other words, this semiconductor device is provided with a complete-isolation-type element isolation insulating film that is formed from the upper surface of the silicon layer 4 to the upper surface of the insulating layer 3 at the lower portion of the power supply wiring 21. - 特許庁

素子分離絶縁膜の側面にメモリセルのゲート絶縁膜またはメモリセルの浮遊ゲートや層間容量膜が残留せず、簡便に高性能な周辺トランジスタを形成できる。例文帳に追加

To easily form a high performance peripheral transistor by preventing the gate insulating film of a memory cell or the floating gate or inter-layer capacitative film of the memory cell from remaining on the side face of an element isolating insulating film. - 特許庁

ドライバトランジスタＱ１のボディー領域と第１アクセストランジスタＱ５のボディー領域とは、素子分離絶縁膜１４下方のＳＯＩ層１３を介して互いに電気的に接続している。例文帳に追加

A driver transistor Q1's body region and a first access transistor Q5's body region are electrically connected with each other via the SOI layer 13 lying below the element separating insulation film 14. - 特許庁

半導体層１０と、素子形成領域１０ＨＶを画定する素子分離絶縁層２０と、前記素子形成領域１０ＨＶに設けられた絶縁ゲート型電界効果トランジスタ１００。例文帳に追加

The system comprises a semiconductor layer 10, an element isolation insulating layer 20 that comparts an element formation region 10HV, and an insulated gate field effect transistor 100 provided in the element formation region 10HV. - 特許庁

これにより、第１の活性領域の素子分離絶縁膜近傍、並びに第２の活性領域の全体では、この第２のゲート絶縁膜が残っているため、ディボットが生じることがないか、生じたとしてもサイズが小さくなるのである。例文帳に追加

Consequently, the second gate insulating film is left nearby the device isolation insulating film in the first active region and in the entire second active region, so a divot is not formed or formed in a small size even when formed. - 特許庁

ここで、ロジック部の埋め込み酸化膜１３は、第１の拡散領域２２の下面に接してかつ素子分離絶縁膜１１と離間して、ゲート電極２１及び第１の拡散領域２２の下方の領域に形成されている。例文帳に追加

The oxide film 13 in a logic section is formed, in contact with the lower surface of a first diffusion region 22 and away from the element isolation insulating film 11, in a region below a gate electrode 21 and a first diffusion region 22. - 特許庁

ＲＴＡにより不純物プロファイルに影響を与えることなく結晶欠陥を修復し、かつ界面準位低減処理による界面準位の低減とあいまって、素子分離絶縁膜におけるリーク電流を低減する。例文帳に追加

Crystal defects are repaired by RTA without affecting an impurity profile, and a reduction is made in interface level through an interface level reduction treatment, whereby a leakage current occurs less in an element isolation insulating film. - 特許庁

チャネル領域を有するシリコン基板１に、チャネル領域を分離するようにトレンチ９を形成し、このトレンチ９を絶縁膜で埋め込んでトレンチ素子分離絶縁膜２を形成する。例文帳に追加

A trench is cut on the surface of a silicon substrate 1 provided with a channel region so as to isolate the channel region, and the trench is filled up with an insulating film to form a trench element isolation insulating film 2. - 特許庁

シリコン基板１１にゲート絶縁膜１５を介して第１のゲート電極材料膜１６ａを堆積した後、マスク材を用いて素子分離用溝１３を加工し、素子分離絶縁膜１４を埋め込む。例文帳に追加

After a first gate electrode material film 16a is deposited on a silicon substrate 11 through a gate insulating film 15, a mask material is used to work an element isolation groove 13 for embedding an element isolation insulating film 14. - 特許庁

ＭＯＳ型トランジスタの活性領域となる半導体層における素子分離絶縁膜の近傍部分にファセットが形成されないようにして、ゲート絶縁膜の信頼性劣化を防止できるようする。例文帳に追加

To enable prevention of deterioration of reliability of a gate insulating film by inhibiting formation of a faucet at a near part of an element isolation insulating film in a semiconductor layer to become an active region of a MOS transistor. - 特許庁

さらに、ｐ型埋め込み層３´の上にはｐ型拡散層８が、ｎ型拡散層６´の上には分離絶縁膜７を介して保護抵抗９が設けられている。例文帳に追加

Further, a p-type diffusion layer 8 is provided on the p-type layer 3', and the protective resistor 9 is provided on the n-type diffusion layer 6' via a separation insulation film 7. - 特許庁

積層させたソース側第１絶縁層２１〜ソース側分離絶縁層２３を貫通させてソース側ホール２７を形成し、その側壁にソース側ゲート絶縁層２８、ソース側犠牲層８１を形成する。例文帳に追加

A source-side hole 27 is formed so as to penetrate a source-side first insulating layer 21 to a source-side separation insulating layer 23, and a source-side gate insulating layer 28 and a source-side sacrificing layer 81 are formed on a sidewall thereof. - 特許庁

完全分離絶縁膜７０は埋め込み絶縁膜６１に到達する厚さを有するが、基準電位または接地電位に繋ぐための電源経路領域７１を除いて設けられている。例文帳に追加

The completely isolated insulating film 70 has the thickness which reaches the embedded insulating film 61, and is provided except for a power source path region 71 for linking with a reference potential or a ground potential. - 特許庁

受光装置は、光入射表面からｐ型層１０１、ｉ型層１０２、エピタキシャルｎ型層１０３を有し、さらに、分離絶縁膜である酸化膜１０４を有している。例文帳に追加

The light receiver has a p-type layer 101, an i-type layer 102, and an epitaxial n-type layer 103 which are successively formed from a light incident surface and has also an isolating/insulating oxide film 104. - 特許庁

第１素子分離絶縁膜３１は、素子分離溝１３が平坦に埋まらず、窪み部３１ｖが形成されるような厚さで、減圧ＣＶＤ法によって全面堆積される。例文帳に追加

The first element isolation insulating film 31 is deposited over the entire surface by low-pressure CVD method, with such a thickness that an element isolation groove 13 is not embedded evenly and that a concave part 31v is formed. - 特許庁

基板（４）上の第１絶縁膜（２１）の上に、フローティングゲート用の第１導電体膜（２２）を形成した後、第１方向に延伸する素子分離絶縁膜（２）（３）を形成する。例文帳に追加

A first conductor film (22) for a floating gate is formed on a first insulating film (21) on a substrate (4), and then element-separating insulating films (2) and (3) stretching out in a first direction are formed. - 特許庁

半導体基板１の主面において分離絶縁膜３に囲まれた半導体領域２の略中央部に真性ベース拡散層７を形成する。例文帳に追加

In the manufacturing method, an intrinsic base diffusion layer 7 is formed in almost a central part of a semiconductor region 2 which is enclosed with an isolation insulation film 3 in a main surface of a semiconductor substrate 1. - 特許庁

また、ボディー６２及びこれに隣接するソース・ドレイン領域６８，６９の周辺にトレンチ形態の完全分離絶縁膜７０が設けられている。例文帳に追加

Further, a completely isolated insulating film 70 of a trench aspect is provided in a periphery of the body 62 and the source and drain regions 68, 69 adjacent to the body 62. - 特許庁

この２次欠陥層１５、１５−１は主に素子分離絶縁膜１４から活性層１３内に拡散する重金属をトラップし、素子の特性劣化を防止する。例文帳に追加

The secondary defect layers 15 and 15-1 trap a heavy metal being diffused from the element isolation insulating film 14 into the active layer 13, and prevent deterioration in the characteristics of an element. - 特許庁

ＳＯＩ層３におけるコンタクト６１との接続部分（即ち、素子分離絶縁膜４１の下）に、不純物濃度の高いＰ^+領域を形成せずに、ＳＯＩ層３とボディコンタクト６１とをショットキー接合させる。例文帳に追加

This method forms a Schottky junction between an SOI layer 3 and a body contact 61 in a joint area (namely, below an element separation insulating film 41) for a contact 61 in the SOI layer 3 without forming a P^+ area with a high impurity concentration. - 特許庁

素子分離絶縁膜４の上面よりも上方に位置する、活性領域１ｂ，１ｃの上面及びゲート幅方向の両側面にはゲート絶縁膜６を介してゲート電極７が形成されている。例文帳に追加

A gate electrode 7 is formed on the upper surfaces of the active regions 1b, 1c and the side surfaces of the regions in the position upper than the upper side of the isolation insulation film 4 in the gate-width direction via a gate insulation film 6. - 特許庁

シリコン基板１１上にトンネル絶縁膜及びチャージ膜を形成し、複数の素子分離絶縁膜１２を形成して、シリコン基板１１の上層部分をメモリストリング方向に延びる半導体部分１３に区画する。例文帳に追加

A tunnel insulating film and a charge film are formed on a silicon substrate 11, and two or more elements separating and insulating films 12 are formed to mark off the upper layer of the silicon substrate 11 as semiconductor parts 13 that extend in the direction of a memory string. - 特許庁

第１素子分離絶縁膜３１は、素子分離溝１３が平坦に埋まらず、窪み部３１ｖが形成されるような厚さで、減圧ＣＶＤ法によって全面堆積される。例文帳に追加

The first element isolation insulating film 31 does not bury evenly an element isolation groove 13, but deposits completely by a reduced pressure CVD method in the thickness in which a hollow part 31v is formed. - 特許庁

従って、素子分離絶縁膜５の底面とＢＯＸ層２の上面との間に位置している部分のｐ型のシリコン層３内に、ｎ型の不純物が注入されないため、分離耐圧が低下することを回避できる。例文帳に追加

As a consequence, an n-type impurity is not implanted into the part of the p-type silicon layer 3 positioned between the bottom face of an element-isolation insulation film 5 and the upper face of a box layer 2, and therefore it is possible to avoid the reduction of the isolation withstand voltage. - 特許庁

さらに絶縁体を高密度化することが出来るため、導体にめっき処理を行った場合、めっき液進入による導体剥離、絶縁体下の導体へのめっき付着を防止することが出来る。例文帳に追加

Further, since the density of the insulator can be increased, when subjecting the conductors to a plating processing, the conductor peeling caused by a plating liquid penetrating the insulator can be prevented, and the sticking of the plating to the underlaid conductors of the insulator can be also prevented. - 特許庁

分離絶縁することによって該コイルの両端間に容量が発生せず、該コイルはフィルタとしての効果を発揮することで、ノイズフィルタとしての特性の向上が従来よりも図ることが可能となる。例文帳に追加

Capacitance is not generated by separating and insulating, the coils become capable of achieving the improvement of a characteristic as a noise filter than usual by exerting their effects as a filter. - 特許庁

ボイドなどの欠陥を少なくとも表面部分には含まないアスペクト比の大きな素子分離絶縁膜を有するＳＴＩ型素子分離構造を提供する。例文帳に追加

To provide an STI (shallow trench isolation) type element isolation structure having an element isolation dielectric that does not include at least a defect such as a void or the like on a surface part thereof, and has a large aspect ratio. - 特許庁

素子分離絶縁膜１２によって素子分離されたシリコン基板１１の表面に熱酸化法を用いて厚さ２０ｎｍの犠牲酸化膜１３を形成する。例文帳に追加

A sacrificial oxide film 13 of thickness 20 nm is formed on the surface of a silicon board 11, where an element isolation is carried out by an element isolation insulating film 12. - 特許庁

コンタクトホールは、層間絶縁膜を貫通してシリサイド膜に達し、一端及び他端がシリサイド膜上及び素子分離絶縁膜上にそれぞれ位置する。例文帳に追加

A contact hole is penetrated through the interlayer insulating film and reaches the silicide film while one end and the other end of the same are respectively positioned on the silicide film and the element isolation insulating film. - 特許庁

素子分離絶縁膜との境界部分の基板表面に窪みが生じ、電界集中により耐圧が低下するのを防止できる半導体装置の製造方法を提供する。例文帳に追加

To prevent an electric field from concentrating locally on a recess so as to prevent a semiconductor device from deteriorating in withstand voltage, by a method where the recess is restrained from being produced at a boundary between an element isolation insulating film and an element forming region on the surface of a substrate. - 特許庁

そのスリット４に、分離絶縁膜７と保温膜８とを積層した分離層６を形成した後、ａ−Ｓｉ膜３に対して、分離層６の一端側から他端側へ向かう方向にＣＷレーザをスキャン照射する。例文帳に追加

An isolation layer 6 formed by laminating an isolation insulating film 7 and a temperature retaining film 8 is formed on the slits 4 and, thereafter, the a-Si film 3 is sanningly irradiated with CW (continuous wave) laser in a direction from one end side of the isolation layer 6 toward the other end side of the same. - 特許庁

層間絶縁膜３２に、埋め込み配線用の開口３３を拡散層２４上から素子分離絶縁膜１３上にまたがるようにエッチングにより形成し、タングステン膜４３の埋め込みを行う。例文帳に追加

In the interlayer insulating film 32, an opening 33 for embedded wiring is etched for forming, while the opening 33 for embedded wiring is laid from the upper part of the diffusion layer 24 to the upper part of the element isolation insulating film 13, and a tungsten film 43 is embedded. - 特許庁

埋込酸化膜層（ＢＯＸ層）２上に形成されたＳＯＩ層３には、分離絶縁膜５で規定された活性領域にＭＯＳトランジスタ１０が形成されている。例文帳に追加

An SOI layer 3 is formed on an embedded oxide film layer (BOX layer) 2, and a MOS transistor 10 is formed in the active region specified by an isolation insulating film 5 on the SOI layer 3. - 特許庁

第２空洞領域１３ｂは、半導体基板の断面において素子分離絶縁膜の底部から第１空洞領域と同じ深さまで延在し、且つ平面において素子領域を囲む。例文帳に追加

A second cavity region 13b extends from the bottom part of the element isolation insulating film to the same depth as the first cavity region in the cross-section of the semiconductor substrate and surrounds the element region on the plane. - 特許庁