「"離絶"」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

一実施の形態による半導体装置は、基板上に形成された素子分離絶縁膜と、前記素子分離絶縁膜により前記基板上に区画された素子領域およびダミーパターン領域と、前記素子領域内の前記基板上に形成された第１のエピタキシャル結晶層と、前記ダミーパターン領域内の前記基板上に形成された第２のエピタキシャル結晶層と、を有する。例文帳に追加

A semiconductor device comprises: an element isolation insulating film formed on a substrate; an element region and a dummy pattern region on the substrate that are partitioned by the element isolation insulating film; a first epitaxial crystal layer formed on the substrate in the element region; and a second epitaxial crystal layer formed on the substrate in the dummy pattern region. - 特許庁

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。例文帳に追加

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134. - 特許庁

メモリセルアレイは、行方向に隣接したメモリセルトランジスタの浮遊ゲート電極（３，８）の間に挿入された素子分離絶縁膜７と、列方向に隣接したメモリセルトランジスタの浮遊ゲート電極（３，８）の間に挿入され、３．９より小さい比誘電率を有する列方向セル分離絶縁膜とを備える。例文帳に追加

The memory cell array is provided with an element separation insulation film 7 inserted between the floating gate electrodes (3 and 8) of the memory cell transistors adjacent in a row direction, and a columnar direction cell separation insulation film inserted between the floating gate electrodes (3 and 8) of the memory cell transistors adjacent in the columnar direction and having a specific inductive capacity smaller than 3.9. - 特許庁

そして、当該両端部の下部に対応するＳＯＩ基板ＳＢの表面内には部分トレンチ分離絶縁膜８が配設され、ゲート電極５のゲート幅方向両端部外方のＳＯＩ基板ＳＢの表面内には、それぞれ部分トレンチ分離絶縁膜８に隣接してボディコンタクト領域２１が配設されている。例文帳に追加

Then, a partial trench separation insulating film 8 is arranged in the surface of the SOI substrate SB corresponding to lower parts of both the edges, and a body contact region 21 is arranged adjacent to the partial trench separation insulating film 8 in the surface of the SOI substrate SB outside both the edges in the direction of the gate width of the gate electrode 5. - 特許庁

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。例文帳に追加

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134. - 特許庁

基板１０の素子分離領域において素子分離用溝１０ｔが形成されており、この素子分離用溝１０ｔに素子分離絶縁膜（１４ｓ、１５ｓ）が埋め込まれて形成されており、素子分離絶縁膜の少なくとも上方部分が、素子分離用溝１０ｔを塞ぐように形成された酸窒化シリコン膜１５ｓで構成されている。例文帳に追加

An element isolating groove 10t is formed in an element isolating region of a substrate 10, the element isolating and insulating films (14s, 15s) are embedded and formed in this element isolating groove 10t, and at least an upper part of the element isolating and insulating film is constituted with an oxynitrided silicon film 15s formed to close the element isolating groove 10t. - 特許庁

ダイオード素子は、活性領域３０における部分分離絶縁膜４の下層に位置する部分に形成されるＰ型シリコン層３と、埋込み絶縁膜２に達し、部分分離絶縁膜４およびＰ型シリコン層３を挟むように形成された、Ｐ型拡散層５およびＮ型拡散層６とを有する。例文帳に追加

The diode element comprises a P type silicon layer 3 formed at a part positioned in an underlayer of the partial separation insulating film 4 in the active region 30, and a P type diffusion layer 5 and an N type diffusion layer 6 formed to reach the buried insulating film 2 while sandwiching the partial separation insulating film 4 and the P type silicon layer 3. - 特許庁

更に、前記装置は前記素子分離絶縁膜により互いに分離された第１導電型の複数の第１半導体領域１１１，１１２，１１３と、前記基板内において前記素子分離絶縁膜上に格子状に形成され、画素分離領域として機能する第１導電型の第２半導体領域１１５とを備える。例文帳に追加

The device further comprises: a plurality of first semiconductor regions 111, 112, and 113 of a first conductive type that are separated by the element isolation insulating film one another; and a second semiconductor region 115 of a first conductive type that is formed on the element isolation insulating film in a lattice shape in the substrate and functions as a pixel isolation region. - 特許庁

ゲート電極４及び素子分離絶縁膜２をマスクとして、ボロンイオン５をイオン注入して、高濃度エクステンション用イオン注入層６を形成する。例文帳に追加

With a gate electrode 4 and an element isolation insulation film 2 as a mask, boron ions 5 are implanted to form a high concentration ion implanted layer 6 for extension. - 特許庁

半導体装置は、半導体基板１１の平面において素子領域を囲むように半導体基板の表面に形成された素子分離絶縁膜１４を含む。例文帳に追加

The semiconductor device includes an element isolation insulating film 14 formed on the surface of a semiconductor substrate to surround an element region on the plane of the semiconductor substrate 11. - 特許庁

フォトレジスト１０３、ゲート構造１０，１４、及び素子分離絶縁膜５ｂ，５ｃを注入マスクに用いて、Ｎ型不純物１０４をイオン注入する。例文帳に追加

A photoresist 103, the gate structures 10 and 14 and element separating insulation films 5b and 5c are used for an implantation mask and the ion implantation of N-type impurities 104 is performed. - 特許庁

フォトレジスト６は、抵抗素子として機能するポリシリコン膜４Ｒの上面及び側面を覆って、素子分離絶縁膜２上に形成されている。例文帳に追加

A photoresist 6 is formed on an element isolation insulating film 2 over an upper surface and a side face of a polysilicon film 4R which functions as the resistance element. - 特許庁

素子分離絶縁膜７上でポリシリコンゲート１３に連続してポリシリコンゲート１３とは反対導電型のダイオード用ポリシリコン１５が形成されている。例文帳に追加

The diodoe polysilicon 15 of a conduction type opposed to the conduction type of the polysilicon gate 13 is formed to be continuous to the polysilicon gate 13 on the element isolation insulating film 7. - 特許庁

素子分離絶縁膜１１の膜厚より薄い膜厚で半導体基板１０の素子領域上に第１のエピタキシャル結晶層１２が形成されている。例文帳に追加

On an element region of a semiconductor substrate 10, a first epitaxial crystal layer 12 is formed thinner than an element isolation insulating film 11. - 特許庁

そして、第一の埋め込み素子分離絶縁膜２２を除去した後に、その底部とメモリセルトランジスタのソース領域とに不純物をイオン注入する。例文帳に追加

Next, after removing the first buried element isolation insulating film 22, the bottom face thereof and the source region of a memory central transistor are ion injected with impurities. - 特許庁

本構成によれば、トレンチ５ａを浅く形成することができるため、ＣＭＰの際にトレンチ５ａに充填された分離絶縁膜７表面にディッシングが生じることを抑制できる。例文帳に追加

According to this configuration, since the trench 5a can be formed shallowly, the generation of the dishing in the surface of the isolation insulating film 7 filled to the trench 5a during a CMP can be inhibited. - 特許庁

溝型ＭＩＳＦＥＴを備える半導体装置であって、素子分離絶縁層に形成されたボイドを介したゲート電極間のショートを抑制する。例文帳に追加

To provide a semiconductor device equipped with a slot type MISFET, in which the shorting between gate electrodes through a void formed in an element separation insulating layer is suppressed. - 特許庁

半導体基板１に活性領域を囲むトレンチ型の素子分離絶縁膜２を形成した後、活性領域上にゲート絶縁膜３及びゲート電極４を形成する。例文帳に追加

After a trench type element isolation insulating film 2 enclosing an active region is formed in a semiconductor substrate 1, a gate insulating film 3 and a gate electrode 4 are formed on the active region. - 特許庁

半導体基板１の主面に、チャネル領域５、一対のソース・ドレイン領域、およびトレンチ分離構造をなす分離絶縁膜２が選択的に形成されている。例文帳に追加

A channel region 5, a pair of source and drain regions, and a separation insulating film 2 having a trench separation structure are selectively formed on the main surface of a semiconductor substrate 1. - 特許庁

当該トレンチ１５を充填するとともに犠牲絶縁膜３を被覆する、犠牲絶縁膜３よりも研磨速度が小さい分離絶縁膜６が形成される。例文帳に追加

Separation insulation films 6 filling the trenches 15 and coating the sacrifice insulation film 3 with smaller polishing speed than that of the film 3 are formed. - 特許庁

素子分離絶縁膜２上にはゲート電極８が形成されており、このゲート電極８には上面及び側面にシリサイド層２１が形成されている。例文帳に追加

A gate electrode 8 is formed on the film 2 and the layers 21 are formed on upper and side face of the electrode 8. - 特許庁

素子分離絶縁膜１２に囲まれた半導体基板１１に所望のしきい値を得るためのチャネルイオン注入を行い（１３）、ゲート酸化膜１４を形成する。例文帳に追加

Channel ions are implanted in a semiconductor substrate 11 enclosed with an element isolation insulating film 12 for obtaining a desired threshold (13), thereby forming a gate oxide film 14. - 特許庁

これらはこの順に積層されており、基板電極絶縁層２及び駆動電極絶縁層５は、それぞれ基板１と基板電極３、及び基板電極３と駆動電極８を分離絶縁している。例文帳に追加

They are sequentially laminated in this order, and the substrate electrode insulating layer 2 and the driving electrode insulating layer 5 respectively separate and insulate the substrate 1 and the substrate electrode 3 and the substrate electrode 3 and the driving electrode 8. - 特許庁

半導体基板１に設けられた複数の溝部１１内に素子分離絶縁膜１３ａａが形成され、その上面の位置は半導体基板の主表面の位置よりも低くされている。例文帳に追加

An element isolation insulating film 13aa is formed within multiple channels 11 provided to a semiconductor substrate 1, and location at the upper surface thereof is set lower than the principal front surface location of the semiconductor substrate. - 特許庁

また、半導体装置は、複数の容量素子２４同士の間に形成され、複数の容量素子２４の各上部電極２０同士を電気的に分離する電極分離絶縁膜２１とを備えている。例文帳に追加

The semiconductor deice also has the electrode isolation insulating films 21 formed among the plurality of capacity elements 24 and electrically isolating each mutual upper electrode 23 for the plurality of capacity elements 24. - 特許庁

分離絶縁体２ａ〜２ｃは、熱酸化法を用いて溝の内部に形成され、半導体基板１の主表面において素子形成領域を分離するものである。例文帳に追加

The separation insulators 2a-2c are formed inside the grooves by a thermal oxidation method, and isolate an element-forming region on the main surface of the semiconductor substrate 1. - 特許庁

ロジック回路領域及びメモリセル領域における半導体基板には素子分離絶縁膜４によって活性領域１ｃ，１ｂがそれぞれ区画されている。例文帳に追加

Active regions 1c, 1b are defined in a semiconductor substrate within a memory cell area and a logic circuit area, respectively, by an isolation insulation film 4. - 特許庁

その後、不純物を吸い取ったポリシリコン膜５０を、ＳＯＩウェーハ１０の表面から完全に除去し、除去した後のシリコン層１３を酸化して分離絶縁層１４を形成する。例文帳に追加

The polysilicon film 50 sucking up impurities is removed completely from the surface of the SOI wafer 10, the silicon layer 13 after the removal is oxidized, and isolation insulating layers 14 are formed. - 特許庁

次に、トレンチに分離絶縁領域２４を形成した後、熱処理によりＡｓとＰを半導体基板１１内に拡散させて、前記ストレージノード電極と前記トランスファーゲートトランジスタの拡散層とを接続する。例文帳に追加

After forming a separated insulating area 24 in the trench, As and P are diffused into the semiconductor substrate 11 by heat treatment and the storage node electrode is connected to the diffusion layer of the transfer gate transistor. - 特許庁

本発明の半導体装置では、半導体基板の主面を含む内部にＭＯＳトランジスタが形成され、このＭＯＳトランジスタを取り囲んで素子分離絶縁膜３が形成されている。例文帳に追加

The semiconductor device has a MOS transistor formed in the inside including the principal surface of a semiconductor substrate, and also has an element isolation-insulating film 3 formed surrounding the MOS transistor. - 特許庁

分離絶縁膜５は、ＢＯＸ層２に達していない部分トレンチ分離であり、ソースドレイン領域１７は、互いに質量数が異なる第１および第２不純物イオンにより形成されている。例文帳に追加

The isolation insulating film 5 serves as a partial trench isolation that has not reached the BOX layer 2, and source/drain regions 17 are formed of first and second impurity ions which have different mass numbers. - 特許庁

前記第２のエピタキシャル結晶層と前記基板との界面上の任意の点を含む前記基板の（１１１）面は、前記第２のエピタキシャル結晶層よりも深い領域で前記素子分離絶縁膜に囲まれる。例文帳に追加

The (111) plane of the substrate including any point on the interface between the second epitaxial crystal layer and the substrate is surrounded by the element isolation insulating film in a region deeper than the second epitaxial crystal layer. - 特許庁

半導体基板１には、活性領域を区画する素子分離絶縁膜２が形成されており、活性領域における半導体基板１上にゲート絶縁膜４を介してゲート電極５が形成されている。例文帳に追加

An element isolation insulating film 2 partitioning an active area is formed on a semiconductor substrate 1, and a gate electrode 5 is formed on the semiconductor substrate 1 in an active area by means of a gate insulating film 4. - 特許庁

（ａ）に示されるように、素子分離絶縁膜１２に囲まれた半導体基板１１に所望のしきい値を得るためのチャネルイオン注入を行い（１３）、ゲート酸化膜１４を形成する。例文帳に追加

As shown in (Fig.a), channel ions are implanted in a semiconductor substrate 11 enclosed with an element isolation insulation film 12 for obtaining a desired threshold (13), thereby forming a gate oxide film 14. - 特許庁

表面シリコン層の膜厚の異なる素子を同一ＳＯＩ基板上に形成する半導体装置の製造方法において、各々の表面シリコン層に対して最適な素子分離絶縁膜を形成することを目的とする。例文帳に追加

To form an isolation insulation film optimum for each surface silicon layer in a method of manufacturing a semiconductor device, by which elements having different surface silicon layer film thicknesses are formed on the same SOI substrate. - 特許庁

フローティングゲートエッチング時のコントロールゲートサイドエッチや、またコントロールゲート電極と素子分離絶縁膜との重ね合わせずれが発生した場合に、半導体基板がエッチングされることを防止する。例文帳に追加

To prevent a semiconductor substrate from etched when the deviation in stacking takes place between a control gate electrode and an element separation insulating film or with a control gate side etch at floating gate etching. - 特許庁

そして、上記窒化膜３,酸化膜５を除去した後、半導体基板１の酸化により形成された酸化膜５Aによって半導体基板１と分離絶縁された量子細線７aを形成する。例文帳に追加

After the above films 3 and 5 are removed, a quantum wire 7a separately insulated from the substrate 1 is formed of an oxide film 5A formed by an oxidation of the substrate 1. - 特許庁

半導体装置は、第１導電型領域２を含む半導体基板１の主表面に形成された分離絶縁膜４と、第１および第２の電界効果型トランジスタ３８ａ、３８ｂとを備える。例文帳に追加

The semiconductor device includes an insolation insulating film 4 formed on a main surface of a semiconductor substrate 1 including a first conductive region 2, and a first field-effect transistor 38a and a second field-effect transistor 38b. - 特許庁

シリコンからなる半導体基板１１の素子分離絶縁膜により区画されてなる活性領域上には、ゲート絶縁膜１３を介してコントロールゲート電極１４が形成されている。例文帳に追加

A control gate electrode 14 is formed on an active region partitioned by an element isolation insulating film of a semiconductor substrate 11, made of a silicon via a gate insulating film 13. - 特許庁

駆動用基板１１上に、ＴＦＴ１２，平坦化絶縁膜１３，第１電極１４および補助配線１５並びに素子分離絶縁膜１６を形成する。例文帳に追加

A TFT 12, a flat insulating film 13, a first electrode 14, an auxiliary wire 15, and an element isolating and insulating film 16 are formed on a driver substrate 11. - 特許庁

半導体装置は、半導体基板１００と、素子分離絶縁膜１０１と、第１および第２電極１０７ａ，１０７ｂと、ゲート絶縁膜パターン１０４と、側壁絶縁膜１０８とを備えている。例文帳に追加

The semiconductor device includes a semiconductor substrate 100, an element separating dielectric film 101, a first and second electrodes 107a, 107b, a gate dielectric film pattern 104, and a side-wall dielectric film 108. - 特許庁

半導体装置は、第１導電型領域２を含む半導体基板１の主表面に形成された分離絶縁膜４と、電界効果型トランジスタ３８ａとを備える。例文帳に追加

A semiconductor device is provided with an isolation insulating film 4 formed over the main surface of a semiconductor substrate 1 comprising a first conductivity type region 2 and a field-effect transistor 38a. - 特許庁

半導体装置は、シリコン基板１と、素子分離絶縁膜２と、シリコン基板１の主面上に選択的に形成されたゲート構造と、ゲート構造の側面上に形成されたサイドウォール６とを備えている。例文帳に追加

This semiconductor device comprises a silicon substrate 1, an element isolation insulating film 2, a gate structure formed selectively on a main plane of the silicon substrate 1, and a sidewall 6 formed on a side plane of the gate structure. - 特許庁

半導体基板の表層部に、該半導体基板の表面よりも上方に突出した素子分離絶縁膜を形成することにより活性領域を画定する。例文帳に追加

At the surface layer portion of a semiconductor substrate, a device isolation insulating film which projects from a surface of the semiconductor substrate is formed to demarcate the active region. - 特許庁

Ｐ型不純物拡散層１４における素子分離絶縁膜１２との隣接部分の不純物濃度は、その残りの部分よりも低くなるように設定されている。例文帳に追加

The impurity concentration of an adjacent part of the P-type impurity diffusion layer 14 to the element isolation insulating film 12 is selected lower than that of the remaining part. - 特許庁