「"離絶"」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

また、その製造方法として、基板上の基板絶縁層に素子を形成した後、基板絶縁層上に素子分離絶縁膜を形成する。例文帳に追加

In a manufacturing method of the device, the element is formed on the substrate insulating layer, and then an element isolation insulating film is formed on the substrate insulating layer. - 特許庁

素子分離絶縁膜の上部に形成される凹部を容易且つ確実に形成し、フローティングゲートの容量結合を効果的に防止する。例文帳に追加

To effectively inhibit capacity coupling of a floating gate by easily and certainly forming a recess formed in the upper part of an element isolation insulating film. - 特許庁

フローティングゲート電極１３上及び素子分離絶縁層１６上には、ゲート間絶縁層１７が形成される。例文帳に追加

An inter-gate insulating layer 17 is formed on the floating gate electrode 13 and the device isolation insulating layer 16. - 特許庁

その後、ＣＭＰ法によりエピタキシャルシリコン膜８５を平坦化し、素子分離絶縁膜５０の上面を露出させる。例文帳に追加

After that, the epitaxial silicon film 85 is planarized by a CMP method, to expose the upper surface of an element isolation insulating film 50. - 特許庁

その後の熱処理により、素子分離絶縁膜９と画素部の境界部に固体拡散源膜５からＰ型不純物を導入する。例文帳に追加

By the subsequent heat treatment, the P-type impurities are introduced from the solid diffusion source film 5 at the boundary part of the pixel part with an element isolation insulating film 9. - 特許庁

そして、不純物領域は、第１の素子分離絶縁膜の上面側凹部に整合しており、その幅は素子分離溝の幅より狭い。例文帳に追加

The impurity regions are aligned with the upper recesses of the first element isolation insulation film, and their width is smaller than that of the element isolation trenches. - 特許庁

P+ベース引き出し拡散層１４の両側に分離絶縁膜１７Ｂ，１７Ｃを介してN+エミッタ拡散層１５Ａ，１５Ｂを形成する。例文帳に追加

N+ emitter diffusion layers 15A and 15B are formed on the opposite sides of the P+ base lead out diffusion layer 14 through isolation films 17B and 17C. - 特許庁

シリコン基板１の表面は素子分離絶縁膜２により島状の素子形成領域である活性領域３に分離されている。例文帳に追加

On the surface of a silicon substrate 1, an active region 3 as an islet-shaped element formation region is separated by an element isolation insulation film 2. - 特許庁

抵抗素子８用の多結晶シリコン膜８０は素子分離絶縁膜３の開口内のシリサイド膜を介して基板２に接している。例文帳に追加

A polysilicon film 80 for a resistor element 8 contacts a substrate 2 through the silicide film in the opening of an insulation film 3 for isolation. - 特許庁

ボディコンタクト領域２１とボディ領域とは、部分トレンチ分離絶縁膜８下のＳＯＩ層（ウエル領域）を介して電気的に繋がる。例文帳に追加

The body contact region 21 and the body region are electrically connected via an SOI layer (well region) below the partial trench separation insulating film 8. - 特許庁

さらに、下地絶縁膜１５及び透過防止膜３０が形成されたトレンチ１４内に素子分離絶縁膜１６が形成されている。例文帳に追加

Further, an element separation insulating film 16 is formed in the trench 14 in which the base insulating film 15 and the penetration preventing film 30 are formed. - 特許庁

トレンチ型の素子分離絶縁膜を極微細幅に形成して、半導体装置の信頼性向上を図る。例文帳に追加

To improve reliability of a semiconductor device by forming a trench- type element isolating insulation film having an extremely thin width. - 特許庁

シリサイド膜は、ソース／ドレイン領域の表面上に配設され、素子分離絶縁膜上まで延在する。例文帳に追加

A silicide film is arranged on the surface of the source/drain region and is extended to the element isolation insulating film. - 特許庁

被覆膜は、分離絶縁体２上に形成され、側壁を有し、ゲート電極５の膜厚以下の膜厚を有する。例文帳に追加

The coating film having a sidewall is formed on the isolation insulating body 2 and has a film thickness equal to or less than that of the gate electrode 5. - 特許庁

シリコン基板１にストライブ状の素子形成領域２を区画する素子分離絶縁膜４が埋め込まれる。例文帳に追加

Element isolating insulation films 4 which demarcate stripe-like element formation regions 2 are embedded in a silicon substrate 1. - 特許庁

表面が｛１００｝結晶面で構成されたシリコンを有する基板(20)に、活性領域を画定する素子分離絶縁膜(21)が形成されている。例文帳に追加

An element isolation insulating film (21) is formed to define active region on a substrate (20) including silicon constituted with the crystal plane {100} at the surface. - 特許庁

Ｎ型不純物層Ｎ１７，Ｎ１８，Ｎ１９はＰＴＩ領域においてＳＯＩ基板の絶縁層と、素子分離絶縁膜との間に設けられる。例文帳に追加

The N-type impurity layers N17, N18 and N19 are provided between the insulating layer of an SOI substrate and an element isolation insulating film in a PTI region. - 特許庁

素子分離絶縁膜上に電荷を引き抜くための消去ゲート電極を形成することにより、記憶素子面積の縮小を図る。例文帳に追加

To reduce a memory element area by forming an erasing gate electrode to pull out charges onto an element separating insulation film. - 特許庁

高アスペクト比の溝であっても、特性の良好な素子分離絶縁膜を有する半導体装置を提供すること。例文帳に追加

To provide a semiconductor device which has an element separation insulating film of a good characteristic even a groove of a high aspect ratio. - 特許庁

そして、半導体素子基板１上の分離絶縁膜３の厚さＴを、溝部５の開口部の幅Ｄ５よりも薄くした。例文帳に追加

The thickness T of the isolation insulating film 3 on the substrate 1 is set smaller than the width D5 of the open part of the trench part 5. - 特許庁

犠牲酸化膜３上の分離絶縁膜６および犠牲絶縁膜３が研磨除去され、保護膜２０が露出される。例文帳に追加

The separation insulation films 6 on the sacrifice insulation film 3 and the film 3 are removed by polishing, to have the protective film 20 exposed. - 特許庁

半導体装置の製造方法において、素子分離領域を確実に覆うテーパー形状の素子分離絶縁体を形成する。例文帳に追加

To provide a semiconductor device manufacturing method for forming a tapered element isolation insulator reliably covering an element isolation region. - 特許庁

このとき、素子分離絶縁膜２のパターンに関し、いずれの部分においても、その輪郭の曲率半径を０．１μｍ乃至５μｍとする。例文帳に追加

At this time, regarding a pattern of the device separation insulating film 2, a curvature radius of its contour is set to 0.1μm to 5 μm in any portion. - 特許庁

半導体基板１１上のマスク部材１２に従ってトレンチ１３を形成し、酸化膜を埋め込んでトレンチ分離絶縁膜１４を形成する。例文帳に追加

A trench 13 is formed according to a mask member 12 on a semiconductor substrate 11, an oxide film is embedded, and a trench separated insulating film 14 is formed. - 特許庁

上記分離絶縁体２ａ〜２ｃは複数の酸化膜３ａ〜３ｃ、４ａ〜４ｃ、５ａ〜５ｃ、６ｂ、７ｂの積層体である。例文帳に追加

A plurality of oxide films 3a-3c, 4a-4c, 5a-5c, 6b, and 7b are laminates of the isolation insulators 2a-2c. - 特許庁

素子分離絶縁膜は、周辺回路領域に素子分離部分６を、メモリセル領域に複数の素子分離部分を備えている。例文帳に追加

The element separation insulating film comprises an element separator 6 in a peripheral circuit region and a plurality of element separators in a memory cell region. - 特許庁

素子分離絶縁膜における接合リーク電流を抑えることができる半導体素子の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor element, which can suppress junction leakage current, in an element isolation insulating film. - 特許庁

素子分離絶縁膜３１３の中央部から第１の素子活性領域側に段差が形成されている。例文帳に追加

A level difference is formed from the central portion of an element isolation insulating film 313 to a first element activating region side. - 特許庁

素子分離絶縁膜としてＳＯＧ膜を用いる場合に、熱処理でクラックが発生するのを防止できる構成を提供する。例文帳に追加

To provide a configuration for preventing cracks from being generated by heat treatment when using an SOG film as an element separation insulation film. - 特許庁

フローティングゲート電極１３の互いに対向する２つの側面は、素子分離絶縁層１６により覆われる。例文帳に追加

Two opposite side surfaces of the floating gate electrode 13 are covered with the device isolation insulating layer 16. - 特許庁

シリコン層４の上面内には、パーシャルトレンチ型の素子分離絶縁膜５が選択的に形成されている。例文帳に追加

On a top face of a silicon layer 4, an element isolation insulating film 5 of a partial trench type is selectively formed. - 特許庁

所定間隔で複数のトレンチ１ａを形成し、トレンチ１ａ内に素子分離絶縁膜２を埋め込み形成する。例文帳に追加

A plurality of trenches 1a are formed at prescribed intervals and each element isolation insulating film 2 is embedded and formed in each trench 1a. - 特許庁

活性領域の外周線から、素子分離絶縁膜と半導体基板との界面に沿って隙間が形成されている。例文帳に追加

A gap is formed along an interface between the element isolation insulating film and the semiconductor substrate from a circumference line of the active region. - 特許庁

素子分離絶縁膜の埋め込み後の化学機械研磨法による研磨で、浮遊ゲート電極をストッパ膜として使用できるようにする。例文帳に追加

To use a floating gate electrode as a stopper film by polishing it by a chemical mechanical polishing method after embedding an element isolation insulating film. - 特許庁

浮遊電極層３２に隣接する素子分離絶縁層５１の上面の端部は、浮遊電極層３２の上面よりも低い高さに位置する。例文帳に追加

An end of an upper face of the element isolation insulating layer 51 adjacent to the floating electrode layer 32 is positioned in a level lower than the upper face of the floating electrode layer 32. - 特許庁

ゲートパターンは、活性領域上においては、第１の酸化膜と電極とを含み、ゲート電極が素子分離絶縁膜の上まで延在する。例文帳に追加

The gate pattern includes a first oxide film and an electrode on the active region and a gate electrode extends onto the element isolation insulating film. - 特許庁

係る段差の高い部分に形成されたＰ型分離層５の上に素子分離絶縁膜８ａを形成する。例文帳に追加

The element isolation insulating film 8a is formed on a P-type separation layer 5 formed at a high part of the level difference. - 特許庁

素子分離絶縁層３３の上面は、浮遊電極層３２の上面よりも低い高さに位置する。例文帳に追加

An upper face of the element isolation insulating layer 33 is positioned in a level lower than an upper face of a floating electrode layer 32. - 特許庁

メモリセルトランジスタを形成する領域の外側では、広い範囲にわたり素子分離絶縁膜２ａが形成されている。例文帳に追加

Outside a region where a memory cell transistor is to be formed, the element isolation insulating film 2a is formed in a wide range. - 特許庁

半導体基板の上に、活性領域と交差し、両端が素子分離絶縁膜の上まで延在するゲートパターンが形成されている。例文帳に追加

A gate pattern which crosses the active region and whose ends extend onto the element isolation insulating film is formed on the semiconductor substrate. - 特許庁

素子分離絶縁膜４によりｐ型ウェル２が分離され、メモリトランジスタが形成される素子形成領域２Ａが形成される。例文帳に追加

The p-type well 2 is isolated by the element isolation insulation film 4, and an element formation region 2A for forming memory transistors therein is formed. - 特許庁

素子分離絶縁膜２ａの表面に、ワード線ＷＬと直交する方向に溝状の凹部２ｂを複数本形成する。例文帳に追加

On a surface of the element isolation insulating film 2a, a plurality of groove-like recesses 2b are formed in a direction perpendicular to the word line WL. - 特許庁

第２導電型拡散層１１６と第１導電型コレクタ層１０８は、素子分離絶縁膜１６を介して互いに分離している。例文帳に追加

The second conductivity-type diffusion layer 116 and the first conductivity-type collector layer 108 are isolated from each other via an element separation insulation film 16. - 特許庁

電源配線２１の下方において、素子分離絶縁膜５には、絶縁層３の上面に達する完全分離部分２３が形成されている。例文帳に追加

The element isolation insulating film 5 includes a completely separated part 23 reaching a top surface of an insulating layer 3 under the power supply wiring 21. - 特許庁

シリコン基板１１にストライブ状の素子形成領域１２を区画する素子分離絶縁膜１４が埋め込まれる。例文帳に追加

An element isolation film 14, which partitions a stripe-form element formation area 12, is buried in a silicon substrate 11. - 特許庁