「"離絶"」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

導電層間絶縁膜８ａが第一導電層３の頂部上に配置され、素子分離絶縁膜７により分離されている。例文帳に追加

A conductive interlayer insulating film 8a is formed on the upper surface of each first conductive layer 3 and isolated by the element isolation insulating film 7. - 特許庁

第二の導電層間絶縁膜６が、素子分離絶縁膜４上と導電層間絶縁膜５上に配置されている。例文帳に追加

A second conductive interlayer insulating film 6 is disposed on the element isolated insulating film 4 and the conductive interlayer insulating film 5. - 特許庁

Ｓｉ基板の表面に、素子分離絶縁膜、ｎウェル及びｐウェルを形成した後、前処理として、Ｓｉ基板の洗浄を行う（ステップＳ１）。例文帳に追加

After forming an element isolation insulation film, an n-well, and a p-well on the surface of an Si substrate, the Si substrate is cleaned as a pretreatment (step S1). - 特許庁

その後、支持基板の露出面上に、素子分離絶縁層を形成し、残存第2半導体層上にゲート酸化膜及びゲート電極を形成する。例文帳に追加

The exposed surface of the support substrate is implanted with ions to form substrate contact regions 12 on the support substrate. - 特許庁

第２素子分離絶縁膜３２としてのポリシラザン膜が窪み部３１ｖを埋めるように全面塗布され、熱酸化により緻密化される。例文帳に追加

It applies completely so that a poly silazane film as the second element isolation insulating film 32 may become depressed and a portion 31v may be buried, and a densification is performed by a thermal oxidation. - 特許庁

アスペクト比が高い素子分離用溝に素子分離絶縁膜を確実に充填した状態で埋め込み形成する。例文帳に追加

To provide a semiconductor device embedded with an element isolating trench having a high aspect ratio and surely filled with an element isolating insulating film. - 特許庁

第１導電型の基板１０１と、前記基板内に格子状に形成された素子分離絶縁膜１２１とを備える。例文帳に追加

A solid-state imaging device comprises a substrate 101 of a first conductive type and an element isolation insulating film 121 formed in a lattice shape in the substrate. - 特許庁

更に、前記装置では前記素子分離絶縁膜は、前記第１及び第２半導体領域により側壁面が覆われている。例文帳に追加

In the device, the sidewall surfaces of the element isolation insulating film are covered with the first and second semiconductor regions. - 特許庁

続いて、第１ドレイン側絶縁層４１〜ドレイン側分離絶縁層４４を積層し、それらを貫通させてドレイン側ホール４６を形成する。例文帳に追加

Then, a drain side first insulating layer 41 to a drain-side separation insulating layer 44 are laminated and a drain-side hole 46 is formed so as to penetrate them. - 特許庁

トランジスタ１０Ａ，１０Ｂとトランジスタ２０Ａ，２０Ｂとは、半導体基板上に設けられた素子分離絶縁部１００により互いに分離されている。例文帳に追加

The transistors 10A, 10B and the transistors 20A, 20B are mutually separated by an element isolation insulator 100 provided on the substrate. - 特許庁

素子分離絶縁体に絶縁性放熱材料１０を用いることで、活性領域で発生した熱を横方向から放熱することが可能となる。例文帳に追加

By using an insulating heat dissipating material 10 for an element isolation insulator, heat generated at an active region is dissipated from a lateral direction. - 特許庁

素子分離絶縁膜のエッジ部でのリーク電流の発生が防止された半導体装置を提供する。例文帳に追加

To provide a semiconductor device, in which the occurrence of a leakage current at the edge portion of an element isolation insulating film is prevented. - 特許庁

埋め込み酸化膜１０２上に素子領域の周囲を囲う素子分離絶縁膜１１１が形成されている。例文帳に追加

An element isolating insulating film 111 is formed on an embedded oxide film 102, surrounding the periphery of an element region. - 特許庁

非シリサイド領域形成用の絶縁膜をウエットエッチングすることで生じる、分離絶縁膜の後退やサイドウオールの後退を防止する。例文帳に追加

To prevent an isolation insulating film or a side wall from retreating due to wet etching of an insulating film for forming a non-silicide region. - 特許庁

素子分離絶縁膜によるストレスを緩和でき、駆動力の低減を防止できる半導体装置を提供する。例文帳に追加

To provide a semiconductor device which can relieve stress caused by an element isolation insulating film and prevent the reduction of driving force. - 特許庁

内側面２９側には底面高さ調節層４３があり、外側面３１側には素子分離絶縁層５がある。例文帳に追加

A bottom face height adjusting layer 43 is on an inner side surface 29 side and an element isolation insulating layer 5 is on an outer side surface 31 side. - 特許庁

受信回路内のＮウェル１１及びＰウェル１２が素子分離絶縁膜１３により区画されている。例文帳に追加

An N-well 11 and a P-well 12 in the receiver circuit are partitioned with an element isolation insulating film 13. - 特許庁

非シリサイド領域形成用の絶縁膜をウエットエッチングすることで生じる、分離絶縁膜の後退やサイドウオールの後退を防止する。例文帳に追加

To prevent an isolation insulating film or a sidewall from retreating due to wet etching of an insulating film for forming a non-silicide region. - 特許庁

したがって、第２のトンネル接合は、第１のトンネル接合を飛ばした後にメモリ・セルに対する分離（絶縁）機能を提供することとなる。例文帳に追加

Accordingly, the second tunnel junction provides a separation (insulation) function for the memory cells after the first tunnel junction is skipped. - 特許庁

素子分離絶縁膜の上部に形成される凹部を容易且つ確実に形成し、フローティングゲートの容量結合を効果的に防止する。例文帳に追加

To easily and surely form a concave portion formed on the upper part of an element isolation insulating film, and to prevent capacitance coupling of the floating gate in an effective manner. - 特許庁

電源配線２１の下方において、素子分離絶縁膜５には、絶縁層３の上面に達する完全分離部分２３が形成されている。例文帳に追加

At the upper portion of the power supply wiring 21, a complete isolation part 23 to the upper surface of the insulating layer 3 is formed at the element isolation insulating film 5. - 特許庁

マスク材を除去した後、等方性エッチングにより素子分離絶縁膜１４の上端部コーナーＡを後退させる。例文帳に追加

After the mask material is removed, the upper-end part corner A of the element isolation insulating film 14 is receded by an isotropic etching. - 特許庁

溝内に絶縁膜を確実に埋め込んだ溝型素子分離絶縁膜を備える半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device having a groove-type element-isolation insulating film which surely fills the groove with the insulating film, and to provide a method of manufacturing the same. - 特許庁

素子分離絶縁膜は、第１方向の最端部からｍ−１番目とｍ番目のアクティブエリアの間に段差を有する。例文帳に追加

The element isolation insulating film includes a step between (m-1)th and m-th active areas from the farthest point of the first direction. - 特許庁

素子分離絶縁膜における接合リーク電流を抑えることができ半導体素子の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor element, capable of suppressing a junction leakage current in an element isolation insulating film. - 特許庁

フローティングゲート電極１３は、素子分離絶縁層１６の凸部により形成される凹部内に配置される。例文帳に追加

A floating gate electrode 13 is disposed in a recessed part formed with protruded parts of the device isolating insulating layer 16. - 特許庁

また、コンタクトホールは底部で且つ素子分離絶縁膜の上部において一端がシリサイド膜の端部と接する溝部を有する。例文帳に追加

The contact hole is provided with a groove whose one end is contacted with the terminal of the silicide film at the bottom of the contact hole and the upper part of the element isolation insulating film. - 特許庁

半導体基板の主表面上の分離絶縁膜に突き抜けを抑制し、ウエル領域と配線間のリーク電流を抑制する。例文帳に追加

To suppress a piercing of an isolated insulating film on a main surface of a semiconductor substrate and to suppress a leak current between a well area and a wiring. - 特許庁

素子分離絶縁層を埋込性良く素子分離溝内に埋込むと共に、ゲート絶縁膜の信頼性を保持できるようにする。例文帳に追加

To embed an element separation insulating layer into an element isolating trench with good embedding property and permit the holding of reliability of a gate insulating film. - 特許庁

第一導電層３の上部端面は、素子分離絶縁膜４の上部端面の位置よりも高い。例文帳に追加

An upper end surface of the first conductive layer 3 is higher than a position of an upper end surface of the element isolated insulating film 4. - 特許庁

ＳＴＩ構造において素子分離絶縁膜を、高密度プラズマＣＶＤ法を使って、引張り応力を蓄積するように形成する。例文帳に追加

To form an element isolation insulating film so as to accumulate tensile stress by using a high-density plasma CVD method in an STI structure. - 特許庁

素子分離絶縁膜に段差を持たず高耐圧素子と低耐圧素子とが混載された半導体装置を提供する。例文帳に追加

To provide a semiconductor apparatus having no step in an element-separation insulating film with a high withtand voltage element and a low withstand voltage element mounted in a mixed manner. - 特許庁

ゲート絶縁膜形成時に素子分離絶縁膜の膜厚減少を抑制可能な半導体装置の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor device, suppressing reduction in film thickness of an element separation insulating film when forming a gate insulating film. - 特許庁

シリコン基板１にストライブ状の素子形成領域２を区画する素子分離絶縁膜４が埋め込まれる。例文帳に追加

Element isolation insulating films 4 are buried in a silicon substrate 1 so as to demarcate stripe-like element forming regions 2. - 特許庁

素子分離絶縁膜１６によって区画された活性領域にＰＭＯＳＦＥＴ１００が形成されており、素子分離絶縁膜１６の上部には、ＰＭＯＳＦＥＴ１００のチャネル領域にゲート長方向に圧縮応力を印加する応力付与膜１７が形成されている。例文帳に追加

A PMOSFET 100 is formed on an active region segmented by an element isolation insulating film 16, and a stress providing film 17 for applying a compression stress in a gate length direction on the channel region of the PMOSFET 100 is formed on the upper part of the element isolation film 16. - 特許庁

半導体装置における素子分離絶縁膜での結晶欠陥及び界面準位を改善して素子分離絶縁膜におけるリーク電流を抑制するとともに、不純物プロファイルへの影響を無くしてトランジスタ特性を改善した半導体装置の製造方法を提供する。例文帳に追加

To improve a semiconductor device in transistor characteristic, by a method wherein the element isolation film of the semiconductor device is lessened in crystal defect and interface level so as to restrain a leakage current from occurring in it, and a rapid thermal annealing is carried out so as not to affect an impurity profile. - 特許庁

III-Ｖ族窒化物半導体からなる半導体装置において、且つ短時間に素子分離絶縁膜を形成することと、素子分離絶縁膜の形成工程において電気特性を損なうことなくシリコンを拡散することとを両立できるようにする。例文帳に追加

To provide a semiconductor device consisting of a group III-V nitride semiconductor in whose manufacturing process an element-separating and insulating film is formed in a short time and silicon is diffused in a process for forming the element-separating and insulating film without causing damage to electric characteristics, and those processes can be carried out together. - 特許庁

ゲート部のパターニング工程では、浮遊ゲート６を構成する多結晶シリコン膜１６ａが素子形成領域１２に残され、且つ素子分離絶縁膜１４が露出した状態で一旦エッチングを止めて、素子分離絶縁膜１４の表面に溝２３を加工する。例文帳に追加

In the patterning process of the gate, a polycrystalline silicon film 16a which constitutes the floating gate 6 is left in the element formation area 12, and besides in condition that the element isolation film 14 is exposed, the etching is stopped once, and a groove is made in the surface of the element isolating and insulating film 14. - 特許庁

このとき、貫通ホール１７の内面において、電極膜ＷＬを素子分離絶縁膜１４よりもシリコンピラーＳＰに向けて突出させ、素子分離絶縁膜１４の端面を、電極膜ＷＬに近づくにつれてシリコンピラーＳＰ側に変位するように湾曲させる。例文帳に追加

At this time, the electrode film WL is protruded further than the isolation dielectric film 14 toward the silicon pillar SP at the inner face of the through-hole 17, and an end face of the isolation dielectric film 14 has a curved shape displacing toward the silicon pillar SP side as the electrode film WL is approached. - 特許庁

形成された場所によって異なる深さを有する素子分離絶縁膜を備えた半導体装置において、一つの活性領域に、深さ方向に複数のチャネルカット層を形成することによって、素子分離絶縁膜下の半導体基板中の濃度の低下を抑制する。例文帳に追加

In the semiconductor device provided with element isolation insulation films which have different depths depending on the locations where they are formed, the decline in the impurity concentration in the semiconductor substrate below the element isolation insulation films can be suppressed by forming a plurality of channel cut layers in the depth direction in one active region. - 特許庁

活性領域の表面のうち、素子分離絶縁膜に接する一部の領域が、素子分離絶縁膜の突出部の陰になる条件で、半導体基板の表層部に、半導体基板の表層部の酸化速度を低下させる元素を斜め方向から注入する。例文帳に追加

An element which decreases the oxidation speed of the surface layer portion of the semiconductor substrate is obliquely injected into the surface layer portion of the semiconductor substrate on condition that a region which comes into contact with the device isolation insulating film which is part of the surface of the active region is in the shadow of the projection portion of the device isolation insulating film. - 特許庁

ブロック絶縁膜の形成に伴う素子分離絶縁膜中への不純物拡散を抑制することができ、且つ素子分離絶縁膜中への酸化剤の拡散に起因するトンネル絶縁膜のバーズビーク発生を抑制することができ、メモリセルのトランジスタ特性の劣化を防止する。例文帳に追加

To prevent impurities from diffusing into an element isolation insulating film when a blocking insulating film is formed, and to suppress a bird's beak from occurring at a tunnel insulating film due to the diffusion of an oxidant into the element isolation insulating film, thereby preventing transistor characteristics of a memory cell from being deteriorated. - 特許庁

このように、消去ゲート電極１１６下の素子分離絶縁膜１０５の膜幅だけを狭めることによって、素子分離絶縁膜１０５の側壁面で浮遊ゲート電極１１４と消去ゲート電極１１６のカップリング面積を確保できるので、メモリーセル総膜厚を低減できる。例文帳に追加

Since the coupling area of the floating gate electrode 114 and the erasable gate electrode 116 can be ensured on the surface of the side wall of the element separating insulating film 105, by narrowing the film width of the element separating insulating film 105 under the erasable gate electrode 115 in this way, the total film thickness of a memory cell can be reduced. - 特許庁

半導体基板１０上に素子分離絶縁膜１１及びスタックセル電極１７を含む全面にわたって、レジストからなる素子分離保護膜２１を堆積し、エッチバックを行なって素子分離絶縁膜１１の露出領域１１ａを素子分離保護膜２１で覆う。例文帳に追加

An element isolation protection film 21 that is made of resist is deposited on an entire surface including an element isolation insulation film 11 and a stack cell electrode 17 on a semiconductor substrate 10, an etchback is made, and an exposed region 11a of the element isolation insulation film 11 is covered with an element isolation protection film 21. - 特許庁

ダミーメモリトランジスタのメモリストリング側の第１の端部に隣接する素子分離絶縁膜は前述の第１の領域に形成され、ダミーメモリトランジスタの選択トランジスタ側の第２の端部に隣接する素子分離絶縁膜は前述の第２の領域に形成されている。例文帳に追加

The element isolation insulating film adjacent to a first end at a memory string side of a dummy memory transistor is formed in the first region, and the element isolation insulating film adjacent to a second end of a selection transistor side of the dummy memory transistor is formed in the second region. - 特許庁