「イオン注入接合」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

複合基板の製造方法は、パターン形成工程（Ｓ１１〜Ｓ１３）とイオン注入工程（Ｓ１４）と接合工程（Ｓ１５）と剥離工程（Ｓ１６）とを含む。例文帳に追加

The method for manufacturing the composite substrate includes: a pattern formation processes (S11-S13); an ion implantation process (S14); a bonding process (S15); and a separation process (S16). - 特許庁

反りが小さいイオン注入ＩＩＩ族窒化物半導体基板、ならびにかかる基板を用いたＩＩＩ族窒化物半導体層接合基板およびＩＩＩ族窒化物半導体デバイスの製造方法を提供する。例文帳に追加

To provide an ion-implanted group-III nitride semiconductor substrate with a small warpage; and to provide a bonding substrate for a group-III nitride semiconductor layer using the same, and a method for manufacturing a group-III nitride semiconductor device. - 特許庁

拡散層と素子分離との境界が内部で露出するコンタクトホールにおいて、補償イオン注入を行わずに低接合リークを実現するとともに安定したコンタクト抵抗を得る。例文帳に追加

To obtain a stable contact resistance as well as to realize a low junction leakage, without having to carry out compensatory ion implantation in a contact hole, inside which the boundary between a diffusion layer and an element isolation is exposed. - 特許庁

セルチャネルイオン注入によるドーピング領域とソース／ドレインイオン注入による接合領域とのオーバーラップ、及び、バルブ型リセスのバルブパターン形成のための等方性エチング時の基板の損傷を防止し、素子のリフレッシュ特性の改善及び工程の安定化が可能な半導体素子の製造方法を提供すること。例文帳に追加

To provide a manufacturing method of a semiconductor element capable of preventing overlap of a doped region by cell channel ion implantation with a junction region by source/drain ion implantation and damage of a substrate in isotropic etching for formation of a valve pattern of a valve-shaped recess, improving refreshing characteristics of the element, and stabilizing a process. - 特許庁

酸化物超伝導物質を基板上に形成した後で、ジョセフソン接合を作成したい部分に、酸化物超伝導物質膜を貫通するような速度で、従来イオン注入に用いられてきたイオンよりも比較的軽い質量のイオンを打ち込むことでジョセフソン素子を形成する方法を開発した。例文帳に追加

A method is developed for forming a Josephson element by implanting ions of relatively lighter weight than the ions which have been used traditionally for ion-filling in such a speed as penetrating an oxide superconductive film into the part to form Josephson junctions after forming an oxide superconductor on a substrate. - 特許庁

セル領域は、選択的エピタキシャル成長方法で単結晶シリコン層を形成して浅い接合領域を形成し、周辺領域はイオン注入で均一な深さの深い接合領域を形成した半導体素子を提供する。例文帳に追加

To provide a semiconductor element, in which a cell region is formed as a shallow junctional region by forming a single crystal silicon in a selective epitaxial growth method, and a deep junction region with a uniform depth is formed at the surrounding region in an ion implantation step. - 特許庁

イオン注入工程でのドーパントのチャンネリングを最小限に抑制し、また引き続く熱アニール処理工程でのドーパントの拡散を抑制することにより接合深さを制御してドーパント濃度分布を狭小化した超浅型接合を半導体基板内に形成する方法を提供する。例文帳に追加

To provide a method, where in a semiconductor substrate, there is formed a ultra-shallow junction whose dopant concentration distribution is narrowed through control of its junction depth, by restricting the channelling of dopants in the ion implantation process to a minimum and by controlling the diffusion of dopant in the following heat annealing treatment process. - 特許庁

短チャンネル効果を軽減するため浅い接合深さを有する電界効果トランジスタ（ＦＥＴ）におけるイオン注入散在およびドーパント拡散を制御する方法およびその方法を使用して製作されるデバイスを提供すること。例文帳に追加

To provide a method for controlling dispersion of ion implantation and diffusion of dopant in an field effect transistor(FET) with a shallow junction that reduces a short-channel effect, and provide a device in this method. - 特許庁

裏面研削後、アルミニウムを含むドレイン電極３１によって、ｐ^-低濃度ドレイン層１１とオーミック接合が形成されるので、ドレインコンタクト用の高濃度層を別途形成するためのイオン注入及び熱処理が不要となる。例文帳に追加

Since ohmic junction is formed by means of a drain electrode 31 containing aluminum with the p^--type drain layer 11 after the rear surface of the wafer is ground, ion implantation and heat treatment performed for separately forming a high-concentration layer for drain contact become unnecessary. - 特許庁

ゲート配線７は、チャネル層３にＰＮ接合するチャネル層３とは異種の半導体材料（ここではポリシリコンを主成分とした半導体材料）によって形成されており、イオン注入によるゲート拡散層の形成を不要とした構成である。例文帳に追加

A gate line 7 is formed of a semiconductor material different from that of the channel layer 3 and making a PN junction with the channel layer 3 (a semiconductor material mainly composed of polysilicon) and the need for forming a gate diffusion layer by ion implantation is eliminated. - 特許庁

ウェル領域１２内の、トレンチ１３のすぐ外側に、ソース領域１６に接合し、かつ深さ方向の不純物濃度がほぼ一定であるチャネル領域１７を、斜めイオン注入により、トレンチ１３の側壁全面にわたって形成する。例文帳に追加

A channel area 17 bonded to a source area 16 wherein the impurity concentration of the depth direction is made almost constant is formed outside a trench 13 in a well area 12 across the whole side wall of the trench 13 by oblique ion-implantation. - 特許庁

製造工程において高温で短時間のアニールを可能にすることにより、イオン注入の工程が不要なＡｌ_ｘＧａ_１−ｘＮ／Ａｌ_ｙＧａ_１−ｙＮヘテロ接合のオーミック電極を備える電子デバイスを提供する。例文帳に追加

To provide an electronic device having the ohmic electrode of Al_xGa_1-xN (0<x≤1)/Al_yGa_1-yN (0<y≤1) heterojunction without the need for an ion implantation process by allowing annealing at a high temperature and in a short period of time in a manufacturing process. - 特許庁

裏面研削後、例えばアルミニウム等から成るコレクタ電極３１によって、ｐ^−低濃度コレクタ層１１及びｎ^＋コレクタ短絡領域１３とオーミック接合が形成されるので、コレクタコンタクト用の高濃度層を別途形成するためのイオン注入及び熱処理が不要となる。例文帳に追加

After the backside polishing, a collector electrode 31 made of e.g. aluminum forms an ohmic junction with the p^- lightly-doped collector layer 11, and the n^+ collector short-circuited region 13, dispensing with the ion implantation and heat treatment for separately forming a collector contacting high-concentration layer. - 特許庁

ソース・ドレイン領域１３を、基板表面上に形成されたエピタキシャルシリコン膜と基板中に不純物をイオン注入、熱拡散した領域の２つの領域により形成し、ソース・ドレイン領域１３の接合位置をエクステンション領域９の接合位置と同一かそれより浅く形成する。例文帳に追加

Source and drain regions 13 are formed as two regions of an epitaxial silicon film formed on a substrate and of a region obtained by ion implanting impurities into the substrate and thermally diffusing, and the position of a junction between the source and drain regions 13 is set to be the same as or lower than the junction position of an extension region 9. - 特許庁

エッチングにより半導体基板２の表面を凹凸状に形成し、半導体基板２の主面上でエピタキシャル成長することにより表面が凹凸状のエピタキシャル層３を形成し、Ｎ型およびＰ型の不純物をエピタキシャル層３の表面からイオン注入することにより形成された半導体層４ａおよび半導体層５のＰＮ接合面６を凹凸状に形成する。例文帳に追加

The surface of the substrate 2 is formed in irregularity by etching, the epitaxial layer 3 is formed with its surface formed by allowing epitaxial growth to be performed on the principal plane of the substrate 2, the pn-composition plane 6 of the layer 4a and the layer 5 formed by ion implanting n-type and p-type impurities from the surface of the layer 3 is formed into irregularity. - 特許庁

半導体基板上の所定の領域にゲートを形成する段階と、前記ゲートの側壁にスペーサを形成する段階と、窒素雰囲気中におけるＲＴＡ工程を行って前記スペーサ上に窒化膜を形成する段階と、不純物イオン注入工程を行い、前記半導体基板上の所定の領域に接合領域を形成する段階とを含んでなることを特徴とする。例文帳に追加

The manufacturing method includes a step of forming a gate in a predetermined region on a semiconductor substrate, a step of forming the spacer on the sidewalls of the gate, a step for forming a nitride film on the spacer by performing a RTA process in a nitrogen atmosphere, and a step of forming a bonding region on a predetermined region on the semiconductor substrate by performing a contaminant ion implanting process. - 特許庁

本発明は、単一走行キャリアフォトダイオードのｐ形光吸収層をヘテロ接合バイポーラトランジスタのコレクタに相当するアンドープＩｎＧａＡｓ層中に形成するため深さ方向ドーピングプロファイルの制御性に優れたＢｅイオン注入法を用い、ｐ形光吸収層にＢｅドープすることを特徴とする。例文帳に追加

In this light-receiving circuit and method of manufacturing the same, since the p-type light-absorbing layer of a single running carrier photodiode is formed in the undoped InGaAs layer corresponding to the collector of the heterojunction bipolar transistor, Be is doped into the p-type light- absorbing layer with the Be ion injection method having superior controllability of the doping profile in the depth direction. - 特許庁

ＳＯＩ基板３０を用いたＭＯＳ型電界効果トランジスタにおいて、コンタクト孔１３−１，１３−２をソース・ドレイン拡散層１０，１１上から隣接する素子分離用の酸化膜７上に亘って、シリコン基板１に到達する深さに形成し、露出されたシリコン基板の表面領域に不純物をイオン注入してＰＮ接合を形成することを特徴としている。例文帳に追加

A MOS field-effect transistor is provided with a SOI substrate 30, where contact holes 13-1 and 13-2 are each bored in source/drain diffused layers 10 and 11 from above extending over an adjacent element isolation oxide film 7 so as to reach to a silicon substrate 1, and impurity ions are implanted into the exposed surface region of the silicon substrate 1 for the formation of P-N junctions. - 特許庁

化合物半導体を用いた半導体装置において、イオン注入を用いることなく極めて容易にソース／ドレイン（の少なくとも一方）を浅い接合深さに形成し、ゲート長を短縮して素子の微細化を図る際にショートチャネル効果の発生を抑止するデバイス特性に優れた半導体装置を実現する。例文帳に追加

To achieve a semiconductor device with improved device characteristics by extremely easily forming (at least either of) a source/a drain at a shallow junction depth without using ion implantation, and inhibiting the generation of short-channel effect when making fin an element by reducing a gate length in a semiconductor device using a compound semiconductor. - 特許庁

電解質樹脂を含む電解質膜１０と、電解質膜１０の表面に接合された触媒層２１，２２と、を少なくとも含む、膜電極接合体１を製造するための方法であって、前記製造方法は、電解質膜１０に接合されたアノード側の触媒層２１の表面に対して、ヘリウムガスイオンを注入することにより、アノード触媒層２１の表面層２１ａを親水化する工程を少なくとも含む。例文帳に追加

The method for manufacturing a membrane electrode assembly 1, including at least the electrolyte membrane 10 containing electrolyte resin, and catalyst layers 21, 22 joined to a surface of the electrolyte membrane 10, includes at least a process for making a surface layer 21a of an anode catalyst layer 21 hydrophilic by implanting helium gas ions on a surface of the anode side catalyst layer 21 joined to the electrolyte membrane 10. - 特許庁

更にＳｉに対し減衰深さが深く、従ってＳｉ自身が直接加熱され難い波長のレーザー光を用い、該レーザー光において、減衰深さの浅い金属膜を該コンタクト領域にのみ選択的に配置することによりＳｉを間接的に選択局所加熱し、拡散層のイオン注入非晶質領域のみを液相化することにより極浅矩形高濃度不純物分布のソース・ドレイン接合の形成を可能とした。例文帳に追加

The source drain junction of the extremely shallow rectangular high concentration impurity distribution is formed by liquidifying only the ion implantation amorphous region of the diffusing layer using the laser beam, in the wavelength which ensures deep attenuation for Si and makes difficult the direct heating of the Si itself and selectively and locally heating in direct the Si, by selectively allocating a metal film of shallow attenuation depth for the laser beam only to the contact region. - 特許庁