「オフセットレベル」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

オフセットレベルの調整精度を向上させるとともに、その調整時間が短くなるようにする。例文帳に追加

To improve adjustment precision of an offset level and to shorten the adjustment time. - 特許庁

インパルス部分３４Ｃは、オフセットレベルからベースラインを越えて他方極性側へ突出した形態を有する。例文帳に追加

The impulse part 34C has a shape protruding from the offset level and crossing the base line toward the other polarity. - 特許庁

本発明の実施形態は、閾値電圧のオフセットレベルを変化させることにより、チャタリングを抑制することが可能な受信回路を提供する。例文帳に追加

To provide a receiving circuit capable of suppressing chattering by varying an offset level of a threshold voltage. - 特許庁

位相制御部４は前記抽出したカラーバーストデータをもとにカラーバースト信号のオフセットレベルを検出し、同検出したオフセットレベルと前記抽出した位相点０度に対応するカラーバーストデータとの差分値を０にするようにＶＣＯ２の位相を制御する。例文帳に追加

A phase control section 4 detects the offset level of the color burst signal on the basis of the extracted color burst data and controls the phase of an oscillated frequency signal from the VCO 2 so as to bring a difference between the detected offset level and the extracted color burst data corresponding to the phase point of O-degree to zero. - 特許庁

この際、可変容量コンデンサ１０７又は可変容量コンデンサ１０８の入力信号のＤＣオフセットレベルが大きく変動した際に、コンデンサ容量を容量大Ｃｈに切り換え、蓄積電荷量がＣｌ×Ｖｂ（上記変動後のＤＣオフセットレベル）に近づいたらコンデンサ容量を容量小Ｃｌに切り換えるようにする。例文帳に追加

In this case, when the DC offset level of the input signal to the variable capacitance capacitor 107 or 108 is fluctuates by a large amount, the capacitance of the capacitors is switched to a large capacitance Ch, and when the storage charge quantity approaches Cl×Vb (DC offset level after fluctuations), the capacitance of the capacitor is mode to be switched to a small capacitance Cl. - 特許庁

直流成分を有する入力信号を増幅したときに出力レベル（オフセットレベル）の変動がないようにする直流サーボ制御回路を提供する。例文帳に追加

To provide a DC servo control circuit causing no change in an output level (offset level) when an input signal having a DC component is amplified. - 特許庁

したがって、直流サーボは無信号時の出力レベルのみで制御され、信号波形によってオフセットレベルが変動しないようにできる。例文帳に追加

Thereby the DC servo is controlled only by the output level at the time of no signal and the offset level is controlled so as not to be changed by the waveform of a signal. - 特許庁

また、センスアンプ２０Ａのオフセットレベルの設定はＰ型ＭＯＳトランジスタ３０のゲート入力であるオフセット制御信号ＯＦＳの電位の設定によって行なう。例文帳に追加

Also, the offset level of the sense amplifier 20A is set by adjustment of a potential of an offset control signal OFS being a gate input of the PMOS transistor 30. - 特許庁

分圧電圧Ｖｚのばらつきを制御し、出力振幅のオフセットレベルＶＯＳを精度よくコントロールできる差動出力回路を得ることである。例文帳に追加

To obtain a differential output circuit, in which an offset level VOS of output amplitude can be controlled accurately by controlling the variation of a divided voltage Vz. - 特許庁

またフォーカスエリア内では、輪郭補正原信号に任意の係数βを乗じた輪郭補正信号ＤＴＬを得た後、任意のオフセットレベルＸと加算して表示装置１２に表示する。例文帳に追加

Furthermore, the display device 12 displays a sum of an optional offset level X and a contour correction signal DTL resulting from multiplying an optional coefficient β with the original contour correction signal within the focus area. - 特許庁

差分が基準値以上となった場合には帰還量を多くして、オフセットレベルが高速に一定レベルに近付くようにフィードバック処理する。例文帳に追加

When the difference becomes a reference value or larger, a feedback amount is increased and feedback processing is performed so that an offset level approaches a fixed level at a high speed. - 特許庁

ベースバンド信号に生じるＤＣオフセットレベルの変動に素早く追従し、且つベースバンド信号の劣化を少なく、ＤＣオフセットを除去すること。例文帳に追加

To provide a demodulator that quickly traces fluctuations in a DC offset level caused in a base-band signal, reduces deterioration in the base-band signal and eliminates the DC offset. - 特許庁

つぎに、ノードＮ1と容量結合したデータ線Ｘにデータ電圧Ｖdataを供給することにより、ノードＮ1に接続されたキャパシタＣ1，Ｃ2に対して、オフセットレベルを基準としたデータの書き込みを行う。例文帳に追加

Then, by applying data voltage Vdata to a data line X which is coupled in capacitance to the node N1, data writing is conducted to capacitors C1 and C2 connected to the node N1 using the offset level as a reference. - 特許庁

これにより、光ディスクに応じて信号レベルを調整すべく後段のゲインを変更しても、信号処理回路には常に適切なオフセットレベルの再生信号が供給され、ただしく再生信号が検出される。例文帳に追加

Thus, the reproduction signal having always appropriate offset level is supplied to a signal processing circuit even though a gain of the rear stage is changed for adjusting a signal level in accordance with the optical disk, then the reproduction signal is properly detected. - 特許庁

電源電圧Ｖｄｄの所定電圧Ｖｃｕｔを境として、第１インバータＩＮＶ１の低電位オフセットレベルＶｏｆｆより、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈを低くなるように設定する。例文帳に追加

Input threshold voltage Vth of a second inverter INV2 is set to be lower than a low potential offset level Voff of a first inverter INV1 taking predetermined voltage Vcut of power supply voltage Vdd as a reference. - 特許庁

平均値Ｄａｖｅと予め設定されたオフセットレベルの目標値との差分を求め、この差分が予め設定された仮規格値範囲内に入ったかを判断する（ステップＳ６）。例文帳に追加

The difference between the average value Dave and the target value of a preliminarily set offset level is obtained, and whether this difference lies within a preliminarily set temporary standard value range is discriminated (step S6). - 特許庁

Ａ／Ｄ変換に使用するサンプリング用クロック信号の位相をバースト信号のオフセットレベルと位相点０度のバーストデータとをもとに制御する。例文帳に追加

To control a phase of a sampling clock signal used for analog/digital conversion on the basis of an offset level of a burst signal and burst data at a phase point of 0-degree. - 特許庁

オフセット後の復元処理では、オフセット付与の開始時に得られる、オフセット付与前のレベルと、次のオフセットが付与されたレベルとから実際のオフセットレベルを求めて信号レベルを復元する。例文帳に追加

In restoration processing after the offset, an actual offset level is calculated from a level, before giving the offset obtained when the offset is started to given, and a level, in which the next offset is given, to restore a signal level. - 特許庁

つぎに、ノードＮ1と容量結合したデータ線Ｘにデータ電圧Ｖdataを供給することにより、ノードＮ1に接続されたキャパシタＣ1，Ｃ2に対して、オフセットレベルを基準としたデータの書き込みを行う。例文帳に追加

Then, by applying data voltage Vdata to a data line X which is coupled in capacitance to the node N1, data writing is conducted to capacitors C1 and C2 connected to the node N1 using the offset level as a reference. - 特許庁

加算回路１６は、直流オフセットレベルが相互に異なる差動アンプ２６、２８、３０を含み、光ディスクの種類の応じスイッチ３２、３４、３６により切り替えて用いられる。例文帳に追加

Differential amplifiers 26, 28, 30 having different DC offset levels each other are included in the adding circuit 16 and used while changing over switches 32, 34, 36 in accordance with the kind of an optical disk. - 特許庁

補正値生成部１０３では、そのブラックレベルを用いてランダムノイズやチャネル間段差、フレーム段差を補正した値にオフセットレベルを考慮した値を補正値１１４として算出する。例文帳に追加

A correction value generating section 103 calculates a correction value 114 by taking account of an offset level for a value obtained by correcting random noise, interchannel level difference and frame difference using the black level. - 特許庁

半導体レーザＰＤのオフセット発光時のオフセット電流を決定するオフセットレベル制御信号を、半導体レーザの特性、種類や個体差等に応じて所望の値に設定する手段３４を設けた構成である。例文帳に追加

A means 34 is provided which sets an offset level control signal for determining an offset current at the time of offset light emission of a semiconductor laser PD to a desired value according to the characteristics, types, individual differences or the like of a semiconductor laser. - 特許庁

黒補正の際、黒データの０の数をカウントすることによって得られる黒補正値のオフセットレベルが、正常な値であるかどうかを判断することができる画像読取装置を提供する。例文帳に追加

To provide an image reader capable of determining whether the offset level of a black correction value obtained by counting the number of 0 in a black data for is a normal one in a black correction. - 特許庁

駆動トランジスタＴ3のゲートと自己の一方の端子とを接続し、駆動トランジスタＴ3に非順バイアスを印加することにより、駆動トランジスタＴ3のゲートに接続されたノードＮ1の電圧を駆動トランジスタのＶthに応じたオフセットレベルに設定する。例文帳に追加

By connecting the gate of a drive transistor T3 and one of own terminals and applying a non-forward bias to the drive transistor T3, the voltage of a node N1, connected to the gate of the drive transistor T3 is set to an offset level, corresponding to the Vth of the drive transistor. - 特許庁

駆動トランジスタＴ3のゲートと自己の一方の端子とを接続し、駆動トランジスタＴ3に非順バイアスを印加することにより、駆動トランジスタＴ3のゲートに接続されたノードＮ1の電圧を駆動トランジスタのＶthに応じたオフセットレベルに設定する。例文帳に追加

By connecting the gate of a driving transistor T3 and one of its own terminals and applying a non-forward bias to the driving transistor T3, the voltage of a node N1 connected to the gate of the driving transistor T3 is set to an offset level corresponding to the Vth of the driving transistor. - 特許庁

０または０に近いオフセットレベルにリセットされたアップダウンカウンタ１４の出力とＡ／Ｄ変換器９の出力をコンパレータ１５で比較し、Ａ／Ｄ変換器９の出力レベルが大の場合は、コンパレータ１５がカウンタ１４にロード信号を発生してその量子化データを取り込んで更新する。例文帳に追加

The image processor is configured such that a comparator 15 compares an output of an up-down counter 14 that is reset to 0 or an offset level close to zero with an output of an analog/digital converter 9 and the comparator 15 generates a load signal and gives it to a counter 14 when the output level of the analog/digital converter 15 is greater and captures and updates quantization data. - 特許庁

サンプリングレートが同一の２つのＤＡＣ出力をインタリーブする信号発生装置において、インタリーブ信号のスペクトラムを観測しながら、各ＤＡＣの出力オフセットレベル、各ＤＡＣの出力振幅レベル、各ＤＡＣ出力の選択タイミング、および各ＤＡＣの出力更新タイミングを調整し、歪が少ない信号を出力する。例文帳に追加

In the signal generator for interleaving two DAC outputs of same sampling rate, output offset level of each DAC, output amplitude level of each DAC, selection timing of each DAC output, and output update timing of each DAC are adjusted while observing the spectrum of an interleave signal thus outputting a signal with less distortion. - 特許庁

ＡＦＣ４の出力から第１の位相誤差算出部５で位相誤差を算出し、同算出結果をもってＡＦＣ４の出力を第１の位相補正部７で位相補正し、オフセット打消レベル算出部９でＤＣオフセットレベルを算出後、同算出データを加算器10、11でＡＦＣ４の出力に加算しＤＣオフセットを打ち消す。例文帳に追加

A 1st phase error calculating part 5 calculates a phase error from the output of the AFC 4, a 1st phase correcting part 7 performs phase correction of the output of the AFC 4 with the calculation results, an offset cancel level calculating part 9 calculates a DC offset level, and adders 10 and 11 subsequently add the calculated data to the output of the AFC 4 and cancel the DC offset. - 特許庁