「デプレ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

デプレッションモードトランジスタのための電力増幅器バイアス保護例文帳に追加

POWER AMPLIFIER BIAS PROTECTION FOR DEPLETION MODE TRANSISTOR - 特許庁

次に、デプレッション型トランジスタ側のレジスト材ｒを除去する。例文帳に追加

Next, the resist material r on the depression type transistor side is removed. - 特許庁

トランジスタＴｒ４は、デプレッション型の負荷として動作する。例文帳に追加

A transistor Tr4 operates as a depression type load. - 特許庁

デプレッションＮチャネルトランジスタを含む半導体装置において、ノイズの発生を低減する。例文帳に追加

To reduce noise in a semiconductor device which includes a depression N channel transistor. - 特許庁

神経細胞機能を維持し、喪失を防止し、または回復させるためのデプレニールの使用例文帳に追加

USE OF DEPRENYL TO MAINTAIN, PREVENT LOSS, OR RECOVER NERVE CELL FUNCTION - 特許庁

この光ファイバはまた、内側クラッドと、デプレスドトレンチと、外側クラッドとを有する。例文帳に追加

The optical fiber includes an inside clad, a depressed trench, and an outside clad. - 特許庁

閾値電圧ばらつきが少ないデプレッション型ＮチャネルＭＯＳトランジスタを提供する。例文帳に追加

To provide a depression type n-channel MOS transistor having less variations in the threshold voltage. - 特許庁

デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法を提供する。例文帳に追加

To provide a high electron mobility transistor (HEMT) exhibiting dual depletion, and to provide a method of manufacturing the same. - 特許庁

デプレション型の単極性のトランジスタでも動作可能な論理回路を提供することを課題とする。例文帳に追加

To provide a logic circuit which can be operated, even with unipolar depletion transistors. - 特許庁

デプレッション型のチャンネル領域を有する構成で耐圧を向上させる。例文帳に追加

To enhance breakdown voltage by a constitution having a depletion type channel region. - 特許庁

Ｑ６にはプラスチャージを注入してデプレッション型とし、そのゲートとソースを接続する。例文帳に追加

The FET Q6 is injected with positive charges, to make it a depletion type with the gate connected to the source. - 特許庁

神経細胞機能の維持、その消失の防止又は回復のためのデプレニル化合部を利用した器具例文帳に追加

KIT USING DEPRENYL COMPOUND TO MAINTAIN, PREVENT LOSS OR RECOVER NERVE CELL FUNCTION - 特許庁

ワード線１３に接続されたメモリセル１７にはデプレッション型のトランジスタが設けられている。例文帳に追加

A depression type transistor is provided in a memory cell 17 connected to a word line 13. - 特許庁

本発明は、患者の損傷した神経細胞を救助するためのデプレニル化合物の利用と、患者の損傷した神経細胞を救助するために有用なデプレニル化合物を含んだ器具とに関するものである。例文帳に追加

Deprenyl compounds are used to rescue damaged nerve cells in a patient and a kit contains the deprenyl compounds useful for rescuing damaged nerve cells in a patient. - 特許庁

サブミクロンＣＭＯＳ集積回路とデプレッションＭＯＳ基準電圧回路とを搭載した半導体集積回路装置において、デプレッションＭＯＳ基準電圧回路の出力電圧のばらつきを小さくすること。例文帳に追加

To reduce variance in the output voltage of a depletion MOS reference voltage circuit in a semiconductor integrated circuit device mounted with a submicron CMOS integrated circuit and the depletion MOS reference voltage circuit. - 特許庁

ＶＣＣとＧＮＤの間に、高濃度のｎ型ポリシリコンゲートを持つデプレッション型ＭＯＳトランジスタＭ２と低濃度のｎ型ポリシリコンをゲートに有するデプレッション型ＭＯＳトランジスタＭ１を直列に接続する。例文帳に追加

A depression type MOS transistor M2 having a highly-concentrated n-type polysilicon gate and a depression type MOS transistor M1 having a low-concentrated n-type polysilicon gate are connected in series between VCC and GND. - 特許庁

デプレション化メモリセルに対してのみ，ＣＨＥセカンドイレース動作を実施することができるので，デプレション化していないメモリセルのしきい値電圧の上昇を防ぐことができる例文帳に追加

As CHE second erase-operation can be performed only for a depleted memory cell, rise of threshold voltage of a memory cell being not depleted can be prevented. - 特許庁

デプレッションモードトランジスタのための電力増幅器バイアス保護が、本発明によって、デプレッションモードトランジスタのゲートに接続された閾値電圧調節器を使用して実現される。例文帳に追加

A power amplifier bias protection for a depletion mode transistor is achieved according to the invention with a threshold voltage adaptation connected to the Gate of the depletion mode transistor. - 特許庁

ウェル内に形成されたデプレッション型ラテラルＭＯＳＦＥＴを有する半導体装置に関し、当該デプレッション型ラテラルＭＯＳＦＥＴのしきい値電圧ばらつきの小さい半導体装置を提供する。例文帳に追加

To provide a semiconductor device where the dispersion of the threshold voltage of a depression-type lateral MOSFET is small, concerning a semiconductor device which has a depression-type lateral MOSFET made within a well. - 特許庁

デプレッション型ＮｃｈＭＯＳトランジスタＤＮ１は、ゲートの電位によらず常にオンしているので、デプレッション型ＮｃｈＭＯＳトランジスタＤＮ１は利得が１で増幅動作しない。例文帳に追加

Since the depletion Nch MOS transistor DN1 is always conductive independently of its gate potential, the depletion Nch MOS transistor DN1 has a unity gain and carries out no amplification operation. - 特許庁

電圧制御発振回路１は、制御力電圧がゲートに入力される第１のデプレッション型ＭＯＳトランジスタ１３と、その第１のデプレッション型ＭＯＳトランジスタ１３のゲート・ソース間電圧が０Ｖのときのオフセットを補償する第２のデプレッション型ＭＯＳトランジスタ１５を有し、制御電圧に応じたバイアス電流を発生する電圧電流変換回路３を備える。例文帳に追加

The voltage controlled oscillation circuit 1 includes a voltage/current conversion circuit 3 having a first depression type MOS transistor 13, wherein controlling force voltage is input to a gate, and a second depression type MOS transistor 15 for compensating an offset when a voltage between the gate and the source of the first depression type MOS transistor 13 is 0V to generate bias current corresponding to a control voltage. - 特許庁

このユニットは集積回路デバイスの位置決めが可能であり、集積回路を抑制又は解放するデプレッサを含む。例文帳に追加

This unit can position the integrated circuit device and includes a depressor that depresses or releases the integrated circuit. - 特許庁

設計時の選択により、ＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２の一方が選択的にデプレッション化される。例文帳に追加

One of the NMOS transistor 11 and the NMOS transistor 12 is depleted selectively by a selection upon designing. - 特許庁

一方、比較的大きな送信信号に対しては、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）が飽和領域で動作して送信信号の通過を制限する。例文帳に追加

For a comparatively large transmission signal, the depletion type FETs (M1, M2) operate in a saturation region and restrict the transmission signal to pass. - 特許庁

レギュレータ回路１０４は、デプレッション型のＮＭＯＳトランジスタの基板電位を制御するための基板電位制御手段をさらに備える。例文帳に追加

The regulator circuit 104 further includes substrate potential control means for controlling the substrate potential of the depletion type NMOS transistor. - 特許庁

駆動回路１は、デプレッション型のGaN 系HEMT１０のゲートに、HEMT１０をオン／オフさせる制御信号を出力する発振器１１を備える。例文帳に追加

The driving circuit 1 is equipped with an oscillator 11 which outputs a control signal turning on/off a depletion type GaN-based HEMT 10 to the gate of the HEMT 10. - 特許庁

高電圧クロック発生回路内のインバータを形成するＮチャネル型トランジスタをデプレッショントランジスタで構成した。例文帳に追加

An N-channel type transistor forming the inverter in a high voltage clock generation circuit is constituted of a depletion transistor. - 特許庁

デプレッション工程の有無にかかわらず構成を同一にでき、配線工程前のプルダウン又はプルアップの選択変更を可能にする。例文帳に追加

To uniformize constitutions regardless of presence or absence of a depletion process and permit the change of selection of pull-down or pull-up before wiring process. - 特許庁

デプレッション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとを用いた基準電圧回路において、基準電圧を低電圧化する。例文帳に追加

To reduce a reference voltage in a reference voltage circuit using a depression type MOSFET and an enhancement type MOSFET. - 特許庁

デプレションモードＦＥＴの閾値電圧Ｖｔｈが深い場合、閾値電圧補償回路の引き抜き電流Ｉ１が増加する。例文帳に追加

In the case where a threshold voltage Vth of the depression-mode FET is deep, a drawing current I1 of the threshold voltage compensation circuit is increased. - 特許庁

出力トランジスタ２０は、しきい値電圧が負電圧のデプレッション型のＮＭＯＳトランジスタで構成されている。例文帳に追加

The output transistor 20 comprises a depletion type NMOS transistor having a threshold voltage of a negative value. - 特許庁

エンハンスメント型ＦＥＴとデプレッション型ＦＥＴとを同時に形成することができる半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device capable of simultaneously forming an enhanced FET and a depressed FET. - 特許庁

スイッチＳ１を切り替えることによりアキュミュレイション（蓄積）状態とデプレッション（空乏）状態の両方で使うことが可能となる。例文帳に追加

By switching the switch S1, use can be made in both accumulation and depletion states. - 特許庁

デプレッション型トランジスタを用いて構成される記憶素子を有する半導体装置であっても、正確な情報の保持を可能にすること。例文帳に追加

To provide a semiconductor device holding accurate data even in the case of the semiconductor device having a memory element constituted by using a depletion mode transistor. - 特許庁

制御スイッチ１０２及び同期スイッチ１０４はデプレションモードのIII族窒化物スイッチを有している。例文帳に追加

The control switch 102 and the synchronous switch 104 have depletion mode group III nitride switches. - 特許庁

第２差動回路は、デプレッション型トランジスタ（ＭＮ１、ＭＮ２）と相補の複数のエンハンスメント型トランジスタ（ＭＰ１、ＭＰ２）を備える。例文帳に追加

The second differential circuit has a plurality of enhancement type transistors (MP1, MP2) which are complementary to the depletion type transistors (MN1, MN2). - 特許庁

第１差動回路は、複数のデプレッション型トランジスタ（ＭＮ１、ＭＮ２）を備え、第１出力ノード（ＮＡ）と第２出力ノード（ＮＢ）とを備える。例文帳に追加

The first differential circuit has a plurality of depletion type transistors (MN1, MN2), and has a first output node (NA) and a second output node (NB). - 特許庁

このように基準電圧を昇圧するデプレションモードＦＥＴを設けたことで、低い基準電圧で動作できる。例文帳に追加

As the depletion-mode FET for boosting the reference voltage is provided, the emitter-follower type bias circuit can operate at the low reference voltage. - 特許庁

受信入力保護回路１０は、互いに直列的に接続された２つのデプレッション型ＦＥＴ（Ｍ１，Ｍ２）を備えている。例文帳に追加

The reception input protecting circuit 10 includes two depletion type FETs (M1, M2) which are connected in series to each other. - 特許庁

デプレッション型素子である双方向性スイッチの独特な特徴を考慮して駆動回路および方法を改良する。例文帳に追加

To improve a driving circuit and a method while taking into account a distinct feature of a bidirectional switch which is a depression type element. - 特許庁

スイッチ用トランジスタにＲＦ増幅用トランジスタと同じデプレション形のトランジスタを用いるとともに、しきい値電圧を浅くする。例文帳に追加

To use a transistor of the same depletion type as that of a transistor for RF amplification for a transistor for a switch, and to reduce a threshold voltage. - 特許庁

デプレッションモードＦＥＴを用いたマルチタイプの発振器集積回路を正電源のみでスイッチング可能な回路構成とする。例文帳に追加

To adopt a circuit configuration for an integrated oscillator circuit where the integrated oscillator circuit of a multi-type employing depletion mode FETs can be switched only with a positive power supply. - 特許庁

デプレッションＭＯＳＦＥＴとエンハンスメントＭＯＳＦＥＴとを使った基準電圧回路において、その出力電圧のばらつきを低減する。例文帳に追加

To reduce variation in the output voltage related to a reference voltage circuit in which a depressed MOSFET and an enhanced MOSFET are used. - 特許庁

ＰｃｈＭＯＳトランジスタ３１〜３４は、デプレッション形であることで、電源未投入時にオン状態となる。例文帳に追加

The transistors 31-34 are depletion type so that they turn on at the dry time of power source. - 特許庁

ＧａＡｓ系デプレッション電界効果トランジスタで構成される差動増幅器の製造時の上記変動を補償する。例文帳に追加

To compensate fluctuation when producing a differential amplifier composed of GaAs depletion field-effect transistors(FET). - 特許庁