「データ・信号」に関連した英語例文の一覧と使い方

この方法は、受信された多重信号からフレーム指示データ・ブロックを捜し出すステップと、１つ又はそれより多いデータ・ユニットをフレーム指示データ・ブロック内の情報に従って多重分離するステップと、多重分離されたデータ・ユニットから１つ以上の多重分離済み信号を生成するステップと、多重分離済み信号を復号化のために転送するステップとを備える（５０）。例文帳に追加

This method is provided with a step for finding a frame instruction data block from received multiplex signals, the step for demultiplexing one or more data units corresponding to information inside the frame instruction data block, the step for generating one or more demultiplexed signals from the demultiplexed data unit and the step for transferring the demultiplexed signals for decoding (50). - 特許庁

デコーダ状態機械２０がタイム・リザルトをエッジ・パルス毎にサンプリングし、デコード化データ・ビット（０または１）、データ・クロック、フレーム・スタート信号またはＮＯ信号をアクティブにする。例文帳に追加

A decoder state machine 20 samples a time result at each edge pulse and activates a decoded data bit (0 or 1), a data clock frame start signal or NO signal. - 特許庁

このように記録されたデータ・セクタを再生する際には、主プリアンブルを再生した信号と再生にかかるデータ・セクタに属する副プリアンブルを再生した信号を利用してリード・クロックの同期をとる。例文帳に追加

In the case of reproducing these recorded data sectors 19a to 19f, a read clock is synchronized by using the signal obtained by each main preamble and a signal obtained by reproducing the sub-preamble belonging to the data sector concerned with the reproduction of the main preamble. - 特許庁

ダイプレクサ（７６）を信号スプリッタ（６６）の前に配置することにより、戻りデータ・チャンネル（ＲＤＣ）信号の減衰が生じない。例文帳に追加

By placing the diplexer (76) in front of the signal splitter (66), attenuation of a return data channel(RDC) signal can be avoided. - 特許庁

復号回路５は復調信号２３の復号を行い、ＴＳ信号出力１９およびＰＲＢＳパケットデータ・クロック１８を出力する。例文帳に追加

A decoding circuit 5 decodes a demodulated signal 23 and outputs a TS signal output 19 and a PRBS packet data clock 18. - 特許庁

データ信号はデータ・レシーバで受信され、クロック信号は受信チップの少なくとも１つのクロック・レシーバで受信される。例文帳に追加

The data signal is received by a data receiver, and the clock signal is received by at least one clock receiver of a receiving chip. - 特許庁

高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法を提供する。例文帳に追加

To provide an apparatus and a method for distribution of signals from a high-level data link controller to multiple digital signal processor cores. - 特許庁

高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法例文帳に追加

APPARATUS AND METHOD FOR DISTRIBUTION OF SIGNAL FROM HIGH LEVEL DATA LINK CONTROLLER TO MULTIPLE DIGITAL SIGNAL PROCESSOR CORE - 特許庁

高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法例文帳に追加

APPARATUS AND METHOD FOR DISTRIBUTING SIGNAL FROM HIGH LEVEL DATA LINK CONTROLLER TO A PLURALITY OF DIGITAL SIGNAL PROCESSOR CORES - 特許庁

To provide an apparatus and a method for distributing a signal from a high level data link controller to a plurality of digital signal processor cores. - 特許庁

データ・イネーブル信号によるデジタル表示信号に基づいてフルフレームサイズを測定するための装置およびその方法を提供する。例文帳に追加

To provide a method for measuring a full frame size from a display signal by a data enable signal and an apparatus therefore. - 特許庁

受信機は、複数のチャネル（Ｘ，Ｙ，Ｚ）からの時分割多重化信号に含まれるデータ・サンプルのシーケンスを格納し、格納したデータ・サンプルをデータ・グループのシーケンスとして出力する、アドレス可能な記憶アレイを含むメモリ（１１４）を備えている。例文帳に追加

A receiver is provided with a memory 114 including an addressable storage array which stores the sequence of a data sample including a time division multiplexed signal from plural channels X, Y and Z and outputs the stored data sample as a sequence of data groups. - 特許庁

これら係数をデジタル・データ・パターン波形入力信号と畳み込み積分し、プリエンファシスされたデジタル・データ・パターン波形ファイルを生成する。例文帳に追加

Those coefficients are convolution-integrated with the digital data-pattern waveform input signal to generate a preemphasized digital data-pattern waveform file. - 特許庁

オフ期間の電流変動データ・サンプルを補間することによって、電流信号のオン期間のゼロ・アンペア・レベルの変位を表す電流変動データ・サンプルが生成される。例文帳に追加

The current fluctuation data samples showing zero ampere level deviations during an ON period of the current signal are generated through interpolation of current fluctuation data samples during the OFF period. - 特許庁

両特性が実質上同様の場合は、前コールからの記憶されたデータ・モード情報を使用して、現コールのデータ・モード中に使用するための信号コンステレーションを設計する。例文帳に追加

When both characteristics are substantially the same, signal constellation used in the course of data mode of the present call is designed using stored data mode information from the prior call. - 特許庁

受信側では、同期信号の有無をもとに、受信データに付加されたデータ・ヘッダを判別し、そのデータ・ヘッダをもとに複数のデータを識別する。例文帳に追加

A receiver side discriminates the data header attached to the received data depending on the presence of the synchronizing signal and identifies a plurality of data on the basis of the data header. - 特許庁

送受信機３４は、システム放送から送信されたマルチメディア・データ・パケットと、要求信号に応じてシステム車両から送信されたマルチメディア・データ・パケットとを受信するよう構成される。例文帳に追加

The transceiver 34 is configured to receive multimedia data packets transmitted from the system broadcast and multimedia data packets transmitted from a system vehicle in response to the request signal. - 特許庁

ＨＤＣ２３２は、データ・セクタ単位でゲート信号を変化させてＲ／Ｗチャネル２１の転送処理を制御するので、そのパワー・セーブもデータ・セクタ単位で制御することができる。例文帳に追加

The power save also can be controlled by the unit of data sector since the HDC 232 controls transfer processing of the R/W channel 21 by changing the gate signal by the unit of data sector. - 特許庁

各データ信号は、書き込み期間の第１の期間中に対応する第１のデータ・ラインに書き込まれ、該書き込み期間の第２の期間中に対応する第２のデータ・ラインに書き込まれる。例文帳に追加

Each of the data signals is written to a corresponding first data line during a first period in a write period, and written to a corresponding second data line during a second period in the write period. - 特許庁

出力タップ（１２）は、第１および第２データ入力（１６、１８）の一方からデータ・パルスを出力し、データ・パルスがない場合周期的クロック信号を出力する。例文帳に追加

An output tap (12) outputs a data pulse from one of the first or second data inputs (16, 18) and when there is no data pulse, the cyclic clock signal is outputted. - 特許庁

１ｘデータ・レートでは、全てのハードウエア・ブロックを用いて入力広帯域信号を１ｘデータ・レートの４つのチャネルにチャネル化可能である。例文帳に追加

In the case of an 1x data rate, all hardware blocks are used to be able to make the input broad bans signal into four channels of the 1x data rate. - 特許庁

２ｘデータ・レートでは、ＤＦＴブロック２６の二点ＤＦＴを除いたハードウエア・ブロックを用いて入力広帯域信号を２ｘデータ・レートの２つのチャネルにチャネル化可能である。例文帳に追加

In the case of an 2x data rate, hardware blocks except two-point DFT of the DFT block 26 are used to be able to make the input broad bans signal into two channels of the 2x data rate. - 特許庁

ユーザは、信号発生装置のユーザ・インタフェースを介して、シリアル・データ・パターンで要求されるデータ・レート、電圧振幅、エンコード方式のようなパラメータ・シートを設定する。例文帳に追加

A user sets a data rate required for a serial data pattern, a voltage amplitude, and a parameter sheet like an encoding system via a user interface of a signal generating apparatus. - 特許庁

受信トラフィックのデータ・レートと1つ又は複数の行き先ノードとを判定する工程及び受信トラフィックを光信号のチャネルの1つ又は複数に、判定されるデータ・レートと行き先ノードとに基づいて、割り当てる。例文帳に追加

The method also includes determining a data rate and one or more destination nodes of the received traffic and assigning the received traffic to one or more of the channels of the optical signal, based on the determined data rate and the destination nodes. - 特許庁

液晶表示パネルのブロック順次駆動方式を実施する際にデータ・ドライバと液晶表示パネルのデータ信号線の接続を簡単化するデータ・ドライバを提供すること。例文帳に追加

To provide a data driver capable of simplifying the connection of a data driver and data signal lines of a liquid crystal display panel in carrying out the block sequentiality driving system of the liquid crystal display panel. - 特許庁

信号発生装置、シリアル・データ・パターンの符号間干渉効果生成方法及びシリアル・データ・パターンの符号間干渉効果の校正方法例文帳に追加

SIGNAL GENERATOR, METHOD FOR GENERATING INTER-SYMBOL INTERFERENCE EFFECT OF SERIAL DATA PATTERN, AND METHOD FOR CALIBRATING INTER-SYMBOL INTERFERENCE EFFECT OF SERIAL DATA PATTERN - 特許庁

本発明による受信機は、少なくとも１つのメモリ（１１８，１２０）を有し、各々、時分割多重化信号に含まれるデータ・サンプルのシーケンスを格納し、格納したデータ・サンプルを複数のチャネルからデータ・グループのシーケンスとして出力するアドレス可能記憶アレイを有し、各データ・グループが複数のチャネルの１つからの複数のサンプルを含む。例文帳に追加

The receiver has at least one memory 118 or 120 and has an addressable storage array, which stores a sequence of data samples included in a time-division multiplexed signal and outputs the stored data samples as a sequence of data groups from channels, and each data group includes samples from one of the channels. - 特許庁