「入出力制御プロセッサ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

(この構成で,)チャネルを入出力プロセッサで置き換えた場合,主プロセッサは入出力操作を制御するすべての役割から解放される例文帳に追加

If a channel is replaced by an I/O processor, the main processor can be relieved of all responsibility for controlling I/O operations  - コンピューター用語辞典

プロセッサ１は、出力対象となるプロセッサ２が管理する入出力資源及び入出力制御セマフォを参照する。例文帳に追加

The processor 1 refers to input/output resources and an input/ output control semaphore that a processor 2 as an object of output controls. - 特許庁

複数のプロセッサが処理を直列に実行する場合、データ入力を行うプロセッサ１は、入出力資源を管理すると共に、プロセッサ間の排他制御を行うための入出力制御セマフォを管理する。例文帳に追加

When multiple processors perform processsings in series, a processor 1 which inputs data manages input/output resources and also controls an input/output control semaphore which performs exclusive control among the processors. - 特許庁

プロセッサ装置と入出力装置との間のデータ入出力を制御する入出力制御装置において、処理を高速化する例文帳に追加

To heighten processing speed in an input/output control unit for controlling data input/output between a processor device and an input/output device. - 特許庁

マイクロプロセッサーにIC化されたメモリーや入出力制御部を組み合わせたコンピューター例文帳に追加

a computer made up of the combination of a microprocessor, an integrated circuit memory, and integrated circuit input-output controller  - EDR日英対訳辞書

制御装置１００は、プロセッサ装置２、２ａと入出力装置３、３ａ、３ｂとを有する。例文帳に追加

This control unit 100 has the processor devices 2, 2a and the input/output devices 3, 3a, 3b. - 特許庁

マルチプロセッサシステム及び入出力制御装置並びにリクエスト発行方法例文帳に追加

MULTIPROCESSOR SYSTEM, INPUT/OUTPUT CONTROLLER AND REQUEST ISSUANCE METHOD - 特許庁

マルチプロセッサ構成の計算機システムにおいて、システム支援プロセッサを特別に構成することなく、入出力、保守インタフェース処理機能を持つシステム制御用プログラムを命令プロセッサIP上で動作させる。例文帳に追加

To operate a program for system control having input/output and maintenance interface processing functions on an instruction processor IP without particularly constituting a system assisting processor in a computer system with multi-processor configuration. - 特許庁

そして、プロセッサ１によってアクセスされたデータがプロセッサ２に対応して管理されている場合、入出力制御部４０１は、アクセスされたデータをプロセッサ１に供給する。例文帳に追加

When the data accessed by the processor 1 is managed while it is correlated with the processor 2, the input/output control section 401 supplies the accessed data to the processor 1. - 特許庁

あるプロセッサが始動／停止の動作を行う際に、該プロセッサから他のプロセッサが保有する外部アクセス・サイクルを延長させるＷａｉｔ機能を制御し、他のプロセッサの、メモリや外部入出力デバイスなどに対する外部アクセス・サイクルの延長を行うことにより、複数のプロセッサの始動／停止を同期化させる。例文帳に追加

To control a wait function for prolonging an external access cycle possessed by other processor from a processor when the processor operates to start and stop, and synchronize start and stop of a plurality of processors by prolonging the external access cycle to a memory and an external input/output device of the other processor. - 特許庁

入出力制御回路１０３は、入力信号に基づいて制御信号を複数のプロセッサエレメント１０１に与え、インデクス指示信号を受けた時にインデクス情報を複数のプロセッサエレメント１０１に与える。例文帳に追加

An input output control circuit 103 gives control signals to a plurality of processor elements 101 on the basis of an input signal and gives index information to a plurality of the processor elements 101 when receiving an index instruction signal. - 特許庁

各ノードは、プロセッサ，メモリ，入出力制御装置，アドレス・パケット交換機，データ・クロスバー・スイッチを有している。例文帳に追加

Each node is provided with a processor, memory, input and output controller, address packet switching unit, and data cross bar switch. - 特許庁

コンピュータシステムは、プロセッサ１と入出力バス７との間に介在するバス制御装置６を備える。例文帳に追加

The computer system includes a bus-controlling device 6 which intermediates between a processor 1 and an input/output bus 7. - 特許庁

システム固有のメモリ構成や入出力装置の構成に最適なプリフェッチ制御を行うことができるマイクロプロセッサを実現する。例文帳に追加

To achieve a microprocessor for performing prefetch control which is optimal to the configurations of a memory or input/output device unique to a system. - 特許庁

複数のプロセッサによってデータがキャッシュされ、キャッシュされたデータをプロセッサに読み出すと共にプロセッサからデータを書き出すキャッシュメモリを、キャッシュされたデータを保存するデータメモリ４０４、保存されているデータを、読み出したプロセッサごとに管理するタグメモリ及び入出力制御部４０１で構成する。例文帳に追加

The cache memory which caches data by a plurality of processors and reads out the cached data to the processors and writes the data from the processors is provided with a data memory 404 for storing cached data, a tag memory for managing the stored data for every read-out processor, and an input/output control section 401. - 特許庁

本発明によるコンピュータシステム１は，プロセッサ２，メモリ３のような上位装置と，入出力装置５と，入出力装置５と該上位装置との間に設けられている入出力制御装置４とを具備する。例文帳に追加

The computer system 1 of the present invention is equipped with host devices such as a processor 2 and a memory 3, an input/output device 5 and an input/output controller 4 provided between the input/output device 5 and the host devices. - 特許庁

入出力制御装置は、複数のプロセッサからの入力ポートと１個の出力ポートを有する出力制御素子２３、２４と、プロセッサへ出力するポートと１個の入力ポートを有する入力制御素子２５、２６を有する。例文帳に追加

The input/output unit has output control elements 23, 24 having input ports from the plurality of processors and one output port respectively, and input control elements 25, 26 having ports for outputting to the processors and one input port respectively. - 特許庁

前記ビデオプロセッサ２のパラレル入出力ポート（ＰＩＯ）１９からリモートコネクタ２３に入出力される周辺機器制御信号は、専用の経路２８ａもしくは経路２８ｂを伝送される。例文帳に追加

The control signal of the peripheral equipment to be inputted/outputted between a parallel input/output port(PIO) 19 of the video processor 2 and the remote connector 23 is transmitted in an exclusive path 28a or path 28b. - 特許庁

複数のプロセッサノードと複数のＩＯノード間に、入出力データを交換するノード制御装置を設けることにより、多数の入出力装置を利用可能にする。例文帳に追加

To use a number of input/output devices by providing a node control device which exchanges input/output data between a plurality of processor nodes and a plurality of IO nodes. - 特許庁

最新のプロセッサの利用を容易にし、短期間でかつ少ない工数で画像入出力処理を行う機能等を拡張することが可能な柔軟に適応できる画像入出力制御環境を整備することである。例文帳に追加

To enable preparing a flexibly adaptable image input/output control environment where the use of a brand new processor can be facilitated, a function of performing image input/output processing in a short time and with the small man-hour can be expanded. - 特許庁

プロセッサ２００はアプリケーションを実行しＨＤＤに対して入出力すべきデータを生成するタスクＡと、ＨＤＤコントローラ６５０へのデータ入出力要求を制御するタスクＢとを順次処理する。例文帳に追加

A processor 200 executes an application, and sequentially processes a task A generating the data to be inputted/outputted from/to an HDD and a task B controlling data input/output request to an HDD controller 650. - 特許庁

ＤＭＡ１１４は、入力バッファメモリ１１２、出力バッファメモリ１１３の読み出し、書き込みをプロセッサ１１１の処理状況に応じて制御し、プロセッサ１１１の演算処理中でもデータの入出力が行われるようにする。例文帳に追加

Reading, writing of the input buffer memory 112 and output buffer memory 113 are controlled by a DMA 114 according to the processing state of the processor 111 and the data input/output is performed even during the arithmetic processing of the processor 111. - 特許庁

Ｉ／Ｏ制御装置３は、図示しないＣＲＴ，ディスク装置やプリンタ装置等のＩ／Ｏ装置と接続されており、プロセッサ２からの制御信号により前記Ｉ／Ｏ装置とのデータの入出力を制御する。例文帳に追加

The I/O controller 3 is connected to an I/O device such as CRT, disk device or printer and controls the input/output of data with these I/O devices according to a control signal from the processor 2. - 特許庁

一実施形態では、入出力インターフェースモジュールは、プロセッサと、記憶装置と、ポンプ制御装置と制御装置とを通信するための少なくとも２つのデータ通信インターフェースとを備える。例文帳に追加

In one embodiment, an input/output interface module comprises: a processor; a memory; and at least two data communications interfaces for communicating with a pumping controller and a control device. - 特許庁

プロセッサ２は、コンピュータシステム全体の制御を行い、主記憶装置１及びＩ／Ｏ制御装置３におけるデータの入出力を行い、データ処理を行う演算装置である。例文帳に追加

A processor 2 is an arithmetic unit for controlling the whole computer system and performing data processing by inputting/outputting data in a main storage device 1 and an I/O controller 3. - 特許庁

双方向アドレス入出力端子と双方向信号制御端子を備え、割り込み制御端子により、前記アドレス入出力端子と前記信号制御端子が入力状態に遷移することにより、外部からマイクロプロセッサに直接データを書き込むことが出来るようにする。例文帳に追加

An interrupt input terminal 111 is added to a microprocessor core 121 and controlled to set the address input terminals 105 and 106, data input terminals 107 and 108 and input/output control terminals 109 and 110 in an input state respectively. - 特許庁

ディスプレイと、プロセッサおよび入出力ロジックを有するコンピュータシステムとを備え、ＤｉｓｐｌａｙＰｏｒｔ仕様に準拠している通信であって、プロセッサは、入出力ロジックを用いて、ディスプレイに、電力消費、画像レンダリング、および、レジスタ更新のうち少なくとも１つについてターゲットデバイスを制御する通信を形成し、送信するシステムを提供する。例文帳に追加

To provide a system for forming and transmitting communication, to a display by using an input/output logic, which includes the display and a computer system having a processor and the input/output logic, and is compatible with a DisplayPort specification, and in which the processor controls a target device for at least one of power consumption, image rendering, and register updating. - 特許庁

ディスプレイと、プロセッサおよび入出力ロジックを有するコンピュータシステムとを備え、ＤｉｓｐｌａｙＰｏｒｔ仕様に準拠している通信であって、プロセッサは、入出力ロジックを用いて、ディスプレイに、電力消費、画像レンダリング、および、レジスタ更新のうち少なくとも１つについてターゲットデバイスを制御する通信を形成し、送信するシステムを提供する。例文帳に追加

To provide a system including a display and a computer system having a processor and an input/output logic, wherein the processor forms a communication in compliance with a DisplayPort specification, the communication controlling a target device in at least one of power consumption, image rendering, and register updating, and transmits the communication to the display using the input/output logic. - 特許庁

内視鏡プロセッサ３００は、内視鏡装置１００の動作を制御するメインＣＰＵ３０２と、撮像した画像を一時的に記憶する補助記憶装置３０３と、画像の入出力を制御する入出力ＣＰＵ３０４と、画像を処理する信号処理部３０５とを主に備える。例文帳に追加

The endoscope processor 300 chiefly includes: a main CPU 302 for controlling the movement of the endoscope apparatus 100; an auxiliary storage device 303 for storing the taken image temporarily; an input and output CPU 304 for controlling the input and output of the image; and a signal processing part 305 for processing the image. - 特許庁

デバッグ情報を入出力するデバッグ制御回路が内蔵されたマイクロプロセッサにおいて、デバッグ専用端子を増やさずに外部のデバッグ装置との間でより多くのデバッグ情報を効率良く送受信できるようする。例文帳に追加

To efficiently transmit and receive more debug information with an external debugging device without increasing dedicated debug terminals in a microprocessor including a debug control circuit inputting and outputting debug information. - 特許庁

入出力装置のハードウェアとプロセッサ内のソフトウェアとを切り分けて外部から割込要求信号に対する割込制御の検証を容易に行うこと。例文帳に追加

To easily verify interrupt control to an interrupt request signal from the outside by separating the hardware of an input-output device from software in a processor. - 特許庁

プロセッサの制御の下、入出力システムは、ナビゲーションシステムを用いて決定した装置位置情報に基づき選択した、可聴方向指示信号および触覚方向指示信号の少なくとも１つを出力する。例文帳に追加

Under control of the processor, the input/output system outputs at least either of an audible direction designation signal and a tactile direction designation signal selected based on device location information determined by using the navigation system. - 特許庁

プロセッサアレイにおける入出力制御手段間の経路の内少なくともひとつを、データ処理フローに合せて、所定の方向に多重に持たせることで、効率よく実装することが可能となる。例文帳に追加

Efficient mounting is achieved by providing multiple paths in a predetermined direction as one of paths between input/output means of a processor array in accordance with a data processing flow. - 特許庁

上位とパスを介して接続される複数のポートを有する記憶装置の各ポートを制御する入出力処理プロセッサが競合なく先読み処理をできる記憶装置を提供する。例文帳に追加

To provide a storage device enabling an input and output processor controlling each port of the storage device having multiple ports connected to a high order through a path to perform look-ahead processing without conflict. - 特許庁

５は分周回路、６はタイムカウンタ、８は入出力制御部、９は不揮発性メモリ回路、１０はＭＰＵ（マイクロプロセッサユニット）である。例文帳に追加

5 is a frequency divided circuit, 6 is a time counter, 8 is an input and output control part, 9 is a nonvolatile memory circuit, and 10 is an MPU (microprocessor unit). - 特許庁

通常制御モードと安全制御モードが切り替わるときに、共有リソースに対するプロセッサ側および入出力装置側からのアクセス制御状態を変更することで、同一の計算機システム上において両方の制御モードを共存させる。例文帳に追加

When an access control state from a processor side and that from an input/output device side to a shared resource is changed in a switch between a normal control mode and a safe control mode, the both control modes coexist on the same calculator system. - 特許庁

データプロセッサ（１）は、中央処理装置（２）と、中央処理装置によりアクセス可能なメモリ（５）と、複数の入出力回路（１２，１３）と、メモリを複数の入出力回路のＦＩＦＯバッファとして動作させるＦＩＦＯ制御回路（６）とを有する。例文帳に追加

A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits. - 特許庁

本文字列出力システムは、画像データの、フレームバッファ１１からバッファメモリ１４への読み込み、バッファメモリ１４からフレームバッファ１１への書き戻しを行なう入出力プロセッサ１３と、文字パターンの上書きを行なう制御プロセッサ１５とを含み、１つの文字に、読み込み、上書き、書き戻しの順に処理を施す。例文帳に追加

This character string output system includes an input-output processor 13 performing the reading of picture data from a frame buffer 11 to a buffer memory 14 and performing the writing back of the data from the memory 14 to the memory 11 and a control processor 15 performing the overwriting of a character pattern and performs processings to one character in the order of a reading, an overwriting and a writing back. - 特許庁

本質的に制御プロセッサと、分散配置された信号発信器および信号受信器のための接続点を有する入出力モジュールと、これら信号発信器および信号受信器それら自体とからなるエレベータ制御手段の構成方法を提供すること。例文帳に追加

To establish a method to constitute an elevator control means substantially consisting of a control processor, an input/output module having connecting points for signal transmitters and signal receivers installed scattering, and the signal transmitters and signal receivers themselves. - 特許庁

粉末コーティングシステム１００の中央コントローラ１５５は、メモリ２０５に接続されたシングルプロセッサ２００、ガンコントローラ入出力デバイス２１０、およびスプレーガン１１５の特性を制御するガン制御ロジック２１５を有する。例文帳に追加

The central controller 155 for a powder coating system 100 has a single processor 200 connected to a memory 205, a gun controller input/output device 210 and gun control logic 215 for controlling a characteristic of a spray gun 115. - 特許庁

プロセッサより発行された要求に対して、入出力制御装置がＩＯ装置から応答先の上位装置を特定できないような障害の発生を検出した場合、そのＩＯ装置の閉塞処理を少ないダメージで終了させ、システムの可用性を向上する。例文帳に追加

To improve the availability of system, an input and output (I/O) controller terminates a lockout process for input and output devices with minimized damages when the I/O controller detects a failure to respond a request issued by a processor, which the controller cannot specify a responding host device from I/O devices. - 特許庁

ユーザ入出力計算機３より送られてきた情報をジョブ管理・制御手段１１が受け取り、その情報をもとにジョブ割当て手段１２でジョブ実行プロセッサを決定し、各ジョブ毎の入力データをデータファイル自動生成手段１３で作成する。例文帳に追加

A job management/control means 11 receives information sent from a user I/O computer 3, a job allocation means 12 determines a job execution processor on the basis of the received information and an automatic data file generation means 13 prepares the input data of each job. - 特許庁

保持ヘッド１４には、ウエーハ５０を研磨パッド２０に押圧するための動作部が設けられるとともに、該動作部を制御するためのＲＯＭ、ＲＡＭ、マイクロプロセッサ、信号入出力部等を備えたマイコン４６を内蔵する。例文帳に追加

A retention head 14 is equipped with an operation section for pressing a wafer 50 to a polishing pad 20, and at same time, incorporates a microcomputer 46 having a ROM, a RAM, a microprocessor, a signal I/O section, and the like for controlling the operation section. - 特許庁

デバイスプロセッサが、インターフェイスを利用して制御装置により利用される特定のバージョンの入出力通信ソフトウェアを特定し、記憶装置に格納されている複数のバージョンの入出力通信ソフトウェアの中から、制御装置によって利用される特定のバージョンの入出力通信ソフトウェアと互換性のあるバージョンの入出力通信ソフトウェアを特定し、特定した互換性のあるバージョンの入出力通信ソフトウェアを利用する。例文帳に追加

A device processor specifies a specific version of input/output communication software used by a control device, using an interface, specifies a version of input/output communication software compatible with the specific version of input/output communication software used by the control device, out of a plurality of versions of input/output communication software stored in a storage device, and uses the specified compatible version of input/output communication software. - 特許庁

チャネル制御部はファイル単位でのデータ入出力要求を受信するＣＰＵと、ＣＰＵの指令に応答してファイル単位でのデータ入出力要求に対応するＩ／Ｏ要求を出力するＩ／Ｏプロセッサと、ＣＰＵのファイルアクセス処理に要する情報を記憶するメモリシステムを備える。例文帳に追加

Each channel control part is provided with a CPU for receiving the data input/output request in each file, an input/output processor for outputting an input/output request corresponding to the data input/output request of each file in response to a command from the CPU and a memory system for storing information required for file access processing to be executed by the CPU. - 特許庁