「剰余除算」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

整数除算の剰余を返します。例文帳に追加

Returns the remainder from integer division.The sign of the result, if non-zero, is the same as that of the originaldividend.  - Python

データ処理装置および除算、剰余算アルゴリズム例文帳に追加

DATA PROCESSOR AND DIVISION AND REMAINDER ALGORITHM - 特許庁

剰余演算系の基底のいくつかの要素の積が除算の法の場合に、剰余演算系で除算を効率的に行えるようにする。例文帳に追加

To efficiently execute division by a residue operation system when the product of some basic elements of the residue operation system is a division modulus. - 特許庁

端数を切り捨てて除算され、剰余 (がある場合) は捨てられます。 (3)例文帳に追加

The floor is computed and the remainder (if any) is thrown away.(3)  - Python

成功すると o1 を o2 で除算した剰余を返し、失敗すると NULL を返します。例文帳に追加

Returns the remainder of dividing o1 by o2, or NULL on failure. - Python

加えてこの回路は第１の剰余と第２の剰余とに基づいて、入力データを生成多項式により除算した剰余である入力データ剰余を算出する。例文帳に追加

In addition, the circuit calculates an input data remainder obtained by dividing the input data by the generating polynomial based on the first remainder and the second remainder. - 特許庁

秘密鍵をユークリッド除算式による乱数と商と剰余によって表現したべき乗剰余演算の演算コストを低減することにある例文帳に追加

To reduce the operation cost of modular exponentiation operation where a secret key is expressed by random numbers, quotients, and remainders in an Euclid's division algorithm. - 特許庁

秘密鍵をユークリッド除算による乱数と商と剰余によって表現したべき乗剰余演算を用いてRSA暗号処理を行う。例文帳に追加

RSA encryption processing is performed by using modular exponentiation operation where a secret key is expressed by random numbers, quotients, and remainders in an Euclid's division algorithm. - 特許庁

整数除算または整数剰余算を，除算命令を含まないオブジェクトコードに変換して，整数除算または整数剰余算に要するマイクロプロセッサのサイクル数を削減する。例文帳に追加

To reduce the number of cycles of a microprocessor required for integer division or integer remainder calculation by converting the integer division or the integer remainder calculation into object codes including no division instruction. - 特許庁

部分的剰余の回復が必要なこともあるので,このアルゴリズムは,回復型除算として知られている．例文帳に追加

Since the partial remainder may need to be restored, this algorithm is known as restoring division.  - コンピューター用語辞典

% (モジュロ: modulo) 演算は、第一引数を第二引数で除算したときの剰余になります。例文帳に追加

The % (modulo) operator yields the remainder from the division of the first argument by the second. - Python

ただし、ｍ２は、(ｍ＋２)をＭで除算したときの剰余であって０以上４以下の整数である。例文帳に追加

Here, m2 is the residue obtained by dividing (m+2) by M and an integer of 0 to 4. - 特許庁

改竄判定装置側では、平均値演算部２４で画素ブロックの輝度平均の整数化値を求め、その値を除算部２５が除数４で除算し、その剰余を剰余メモリ３１にセーブする。例文帳に追加

In a falsification discrimination apparatus, an average arithmetic section 24 obtains an integer of the luminance average of the pixel block, a division section 25 divides the integer by a divisor 4, and a remainder memory 31 saves the remainder. - 特許庁

レジスタ１３は、クロックの累積値を自然数Ｎで除算した剰余であるクロック再生情報を保持し、レジスタ１７は、ＶＣＸＯ２５のクロックの累積値を前記自然数Ｎで除算した剰余を保持する。例文帳に追加

A register 13 holds clock recovery information being a remainder resulting from dividing an accumulated value of clocks by a natural number N, and a register 17 holds a remainder resulting from dividing an accumulated value of clocks of a VCXO 25 by a natural number N. - 特許庁

各積和回路３０_１〜３０_ｎに配置された除算回路４０において、法ｍでの剰余算であるにも関わらず、剰余算の実行結果ｈ’を法ｍよりも大きい値２^ｒと比較するように剰余算の終了条件を緩和している。例文帳に追加

In a division circuit 40 arranged in respective product sum circuits 301-30n, though it is the remainder computation by a modulus m, the end condition of the remainder operation is mitigated so as to compare the executed result h' of the remainder computation with a value 2r larger than the modulus m. - 特許庁

更にこの回路は入力データのうちの整数倍データブロック以外のビットからなる最終ワード有効データブロックを生成多項式によって除算した剰余である第２の剰余を算出する。例文帳に追加

The circuit calculates a second remainder obtained by dividing, by the generating polynomial, a final word effective data block comprising bits other than those of the integer-multiple data block within the input data. - 特許庁

各端末では、秘密の指数と、そのべき乗剰余値を、べき乗剰余演算をすることなく、乗除算のみの少ない計算量で求めることができる。例文帳に追加

At the respective terminals, the secret exponents and their power-residue values may be determined by the small calculation quantity involving the multiplication and division alone without the execution of the power residue operation. - 特許庁

剰余演算を行う剰余演算計算装置において、演算の中間結果において冗長表現の除算値を生成する計算手段を設ける。例文帳に追加

This remainder arithmetic calculating device for performing a remainder arithmetic operation is provided with a calculating means for generating the divided value of redundant expression in the intermediate result of the arithmetic operation. - 特許庁

整数除算または整数剰余算を含むアプリケーションプログラム向けのマイクロプロセッサの開発システム例文帳に追加

DEVELOPMENT SYSTEM OF MICROPROCESSOR FOR APPLICATION PROGRAM INCLUDING INTEGER DIVISION OR INTEGER REMAINDER CALCULATION - 特許庁

まず、プリンタベースの垂直解像度が、ファクシミリベースの垂直解像度により除算され、共に整数である商と剰余を得る。例文帳に追加

First the vertical resolution on printer basis is divided by the vertical resolution on facsimile basis to obtain a quotient and a residue, both of which are integers. - 特許庁

非線形変換部ａ１４４は、クリッピング幅決定部が決定したクリッピング幅に基づいて、除算信号を加算する剰余演算を行う。例文帳に追加

A nonlinear conversion part a144 performs a remainder operation for adding a division signal based on the clipping width determined by the clipping width-determining part. - 特許庁

指数Ｒについては、加算（または減算）で合成し、べき乗剰余値Ａは、乗算（または除算）で合成する。例文帳に追加

The exponents R are synthesized by addition (or subtraction) and the power-residue values A are synthesized by multiplication (or division). - 特許庁

この数値を除数Ａ、Ｂで除算した剰余ａ、ｂを求め、これらをさらに暗号化した暗号化値ａ’、ｂ’を生成する。例文帳に追加

Residues (a), b are found by dividing the numerical value by divisors A, B, and an encrypted value a', b' are generated by encrypting the residues (a), b. - 特許庁

（４）演算部８内のＡＬＵ８１１により、設定された処理ループ回数だけ除算および剰余演算の繰り返し処理を実行する。例文帳に追加

Then, the repetition processing of the division and remainder arithmetic operation is executed only by the set number of times of processing loop by an ALU 811 in an arithmetic part 8. - 特許庁

この暗号化値Ｘ’を除数Ａ、Ｂで除算した剰余ａ、ｂを求め、これらをさらに暗号化した暗号化値ａ’、ｂ’を生成する。例文帳に追加

The system obtains residues a, b by dividing the encrypted value X' by divisors A, B, and generates encrypted values a7, b7 by encrypting the residues furthermore. - 特許庁

ＣＲＣ演算部１４は、取得部によって取得された信号を生成多項式で除算することによって、剰余値を導出する。例文帳に追加

A CRC (cyclic redundancy check) operation unit 14 derives the remainder value, by dividing the signal acquired by an acquisition unit by the generating polynomial. - 特許庁

商をｋビットずつ求める基数２^k の引き戻し法除算器において、商・剰余判定部の回路規模を削減する。例文帳に追加

To reduce the circuit scale of the quotient/remainder discriminating part of retracting divider for high-order radix by determining a quotient by performing bit matching corresponding to the compared results of a three-input adder/subtracter, a three-input comparator and second and first comparators. - 特許庁

複数のべき乗剰余演算ユニットの各々は、乗算精度２^mビット（ｍは自然数で固定）で乗算を行う乗算ユニットと、除算精度２<SP>2・</SP><SP>m</SP>ビットで除算を行う除算ユニットとを有する。例文帳に追加

Each exponentiation residue calculating unit has a multiplication unit performing multiplication with the multiplying accuracy of 2m bits (m is a natural number and is fixed) and a division unit performing division with the dividing accuracy of 22.m bits. - 特許庁

３以上の除数Ｄ＝Ｓ^Q−Ｐを用いるＳ進数の除算を行う除算装置において、最初に、剰余用レジスタ１１に被除数Ｎ_0が記憶され、商用レジスタ１２がクリアされる。例文帳に追加

In the division device for performing S array division by using a divisor D=SQ-P which is not less than 3, a dividend N0 is stored in a remainder register 11, and a commercial register 12 is cleared. - 特許庁

そして、図柄乱数をｎで除算することをｍ回繰り返し、各回の除算処理における剰余を対応する表示装置の表示図柄に対応する制御用数値とする。例文帳に追加

The figure random number is divided (m) times by (n) to set the surpluses in the dividing processes to controlling numerical values corresponding to the display figures of the corresponding display device. - 特許庁

マトリクス要素記憶部１に格納されている行列次数ｎ、行番号ｍが繰返し除算回路２に与えられ、該繰返し除算回路２で除算処理された剰余が参照係数として階層参照係数記憶部３に格納される。例文帳に追加

A matrix order (n) and a row number (m) stored in a matrix element storing part 1 are repeatedly given to a division circuit 2, and a remainder repeatedly undergoing division processing in the circuit 2 is stored as a reference coefficient in a hierarchical reference coefficient storing part 3. - 特許庁

除数に対してスケーリングを行いかつ部分剰余に冗長二進表現を用いる高基数減算シフト方式の除算器において、商生成の高速化を図る。例文帳に追加

To quickly generate a quotient in a divider of a high radix subtraction shift type performing scaling to a divisor and using redundant binary expression to a partial remainder. - 特許庁

Ｕ／Ｃ計算部１０３は、入力データの個数をカラムサイズで除算して得られた商と剰余をロウサイズ設定部１０４に出力する。例文帳に追加

A U/C calculation part 103 outputs the quotient and the remainder resulting from the division of the number of input data with a column size to a row size setting part 104. - 特許庁

除数のスケーリングを行う高基数減算シフト方式かつ部分剰余に冗長二進表現を用いる除算回路において、スケーリングを簡略化し商生成を高速化する。例文帳に追加

To simplify scaling to quickly generate a quotient in a division circuit which adopts a high-base subtraction shift system, where scaling of a divisor is performed, and the redundant binary representation for a partial remainder. - 特許庁

位相振幅変換部１３０は、この加算値Ｒを位相値とし、波形標本数Ｍ個のデジタル振幅値のうち、位相値Ｒを値Ｍで除算したときの剰余の値ｒに対応するデジタル振幅値を出力する。例文帳に追加

The phase-amplitude conversion part 130 defines the adding value R as a phase value and outputs a digital amplitude value corresponding to a remainder value r when the phase value R is divided by the value M among the digital amplitude values with a waveform sample number M. - 特許庁

演算部３０５は、交換玉数を基準玉数で除算し、得られる商を無誤差金額算出部３０７へ出力し、得られる剰余を有誤差金額算出部３０６へ出力する。例文帳に追加

An arithmetic operating part 305 divides the number of balls to be exchanged by a reference number of balls, outputs the obtained quotient to an error-free amount computing part 307, and outputs the obtained remainder to an error amount computing part 306. - 特許庁

端末１００は、サービサー３００と端末１００とで情報共有している数値（購入金額等）をあらかじめ定められた法で除算した剰余（検定値）をサーバ２００に送る送受信手段１０６を備える。例文帳に追加

A terminal 100 includes transmission and reception means 106 of transmitting to a server 200 the remainder (examination value) obtained by dividing a numeral (purchase amount, etc.) that a servicer 300 and the terminal 100 share as information by a predetermined divisor. - 特許庁

会員登録要求があると、ランダムにバーコード１００を生成し、このパターンを数値化した数値Ｘを求め、これを除数Ａ、Ｂで除算した剰余ａ、ｂを求める。例文帳に追加

When a member registration request is issued, bar codes 100 are generated at random, a value X is calculated by digitizing the pattern, and remainders (a) and b are calculated by dividing the value X by divisors A and B. - 特許庁

受信装置１００は、伝搬路を介して、複数の情報ビットと、複数の情報ビットを誤り検出符号用の生成多項式で除算して生成された剰余値とが含まれた信号を取得する。例文帳に追加

A receiver 100 acquires a signal which includes a plurality of information bits and a remainder value, formed by dividing the plurality of information bits by a generating polynomial for the error detection code through a transmission route. - 特許庁

照合手段２０６にて、検定値と、報告値を前記あらかじめ定められた法で除算した剰余（照合値）と、に基づいて、前記所定の処理が単純合計であることを検証する。例文帳に追加

Collation means 206 verifies that the predetermined processing is simple totaling based upon the examination value, and the remainder (collation value) obtained by dividing the report value by the predetermined divisor. - 特許庁

（３）制御部１内の制御ロジック２２は、命令コードのサイズフィールドＳに格納されている被除数データサイズ情報を基に、除算命令および剰余命令の演算処理ループ回数を設定する。例文帳に追加

A control logic 22 in the control part 1 sets the number of times of arithmetic processing loop of a division instruction and a remainder instruction based on dividend data size information stored in the size field S of the instruction code. - 特許庁

制御部１４は、演算部１６においてガロア体ＧＦ（２^m）上の一連の演算を行い、最後に生成多項式ｆ＝ｘ^m＋ｘ^m-1＋…＋ｘ＋１で除算を行って剰余をとるようにする。例文帳に追加

A computing section 16 conducts a series of computations on a Galois body GF(2m) and conducts last a division by a generating polynomial f=xm+xm-1+...+x+1, and a control section 14 takes in the remainder of the division. - 特許庁

符号化では、複数の情報シンボルにより表される数値に対して除算を施すことにより剰余を得て、剰余を複数の中間シンボルで表し、複数の中間シンボルに検査シンボルを付加することにより誤り訂正符号語を生成し、複数の情報シンボルと誤り訂正符号語とを出力する。例文帳に追加

In encoding, a remainder is obtained by performing division to numeric values expressed by a plurality of information symbols, the remainder is expressed by a plurality of intermediate symbols, an error correction code word is generated by adding inspection symbols to the plurality of intermediate symbols and the plurality of information symbols and the error correction code words are output. - 特許庁

第１のレジスタ群１０１に記憶された被除多項式を第２のレジスタ群１０２に記憶された除多項式で除算し、その剰余を第２のレジスタ群１０２にシフトさせ、次いで、この除多項式の係数を第１のレジスタ群１０１にシフトさせる。例文帳に追加

The divi-dent polynomial stored in the 1st register group 101 is divided by the divisor polynomial stored in the 2nd register group 102, its remainder is shifted to the 2nd register group 102 and the coeffi-cients of the divisor polynomial are shitted to the 1st register group 101. - 特許庁

ＡＤ変換部に入力される、水平同期信号及び映像信号のルートでそれぞれ発生する遅延時間差を、サンプリングクロック周期で除算した剰余と、サンプリングクロックの周期との比を用いてサンプリングクロックの位相を導き出す。例文帳に追加

The phase of the sampling clock is derived by using the ratio of the remainder, obtained by dividing the difference between delay times generated in routes of a horizontal synchronizing signal and a video signal input to the AD conversion unit by a sampling clock period, and the period of the sampling clock. - 特許庁