「Built-In Self Test」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SELF-TEST CIRCUIT BUILT-IN SEMICONDUCTOR MEMORY例文帳に追加

自己テスト回路内蔵半導体記憶装置 - 特許庁

BUILT-IN SELF TEST HIERARCHY FOR INTEGRATED CIRCUIT例文帳に追加

集積回路用の組込み自己テスト階層 - 特許庁

METHOD FOR GENERATING TEST SET FOR SCANNING METHOD 3 WEIGHT RANDOM BUILT-IN SELF-TEST AND SCANNING METHOD BUILT-IN SELF-TEST CIRCUIT例文帳に追加

スキャン方式３重み加重ランダムス・ビルトイン・セルフテストのテストセット生成方法、スキャン方式ビルトイン・セルフテスト回路 - 特許庁

TEST PATTERN GENERATION CIRCUIT AND GENERATION METHOD FOR BUILT IN SELF TEST CIRCUIT例文帳に追加

自己診断回路のテストパターン発生回路及び発生方法 - 特許庁

BUILT-IN SELF-TEST CIRCUIT AND DESIGN VERIFICATION METHOD例文帳に追加

組込み自己テスト回路及び設計検証方法 - 特許庁

To provide a semiconductor IC circuit which accomplishes a BIST(built in self test), whitout having to provide an exclusive test terminal.例文帳に追加

テスト専用端子を設けることなくＢＩＳＴ（Built In Self Test）を行うことができる半導体集積回路を提供する。 - 特許庁

To provide a SOC with a built-in self-test circuit and a self-test method therefor.例文帳に追加

内蔵型セルフテスト回路を有するＳＯＣ及びそのセルフテスト方法を提供する。 - 特許庁

PROGRAMMABLE MEMORY BUILT-IN SELF-TEST COMBINING MICRO- CODE AND FINITE STATE MACHINE SELF-TEST例文帳に追加

マイクロコードと有限状態機械セルフテストを組み合わせるプログラマブル・メモリビルトイン・セルフテスト - 特許庁

To execute built-in self test without using plural exclusive test terminals.例文帳に追加

複数の専用のテスト端子を用いず、組み込み自己検査を実行する。 - 特許庁

SCANNING METHOD 3 WEIGHT-ADDED RANDOM SCAN BUILT-IN SELF-TEST CIRCUIT例文帳に追加

スキャン方式３重み加重ランダムス・ビルトイン・セルフテスト回路 - 特許庁

To obtain a semiconductor integrated circuit in which the BIST (built in self test) can be performed in a short period of time with respect to a storage section such as a memory or a register.例文帳に追加

メモリやレジスタ等の記憶部に対してＢＩＳＴ（Built In Self Test）を短時間に行うことが可能な半導体集積回路を実現する。 - 特許庁

To allow a BIST (Built-In Self Test) circuit used for a manufacturing test of a LSI internal memory, to be used for initializing a cache memory also.例文帳に追加

ＬＳＩ内部メモリの製造テストに用いられるＢＩＳＴ（Build-In Self Test）回路をキャッシュメモリの初期化にも使用できるようにする。 - 特許庁

METHOD AND APPARATUS OF PROGRAMMABLE MEMORY BUILT-IN SELF TEST (MBIST)例文帳に追加

プログラマブル・メモリ・ビルト・イン・セルフ・テスト（ＭＢＩＳＴ）の方法及び装置 - 特許庁

METHOD AND SYSTEM FOR BUILT-IN SELF-TEST FOR RECOVERY TYPE DATA TRANSMISSION SYSTEM例文帳に追加

再生型データ伝送システムの内部自己検査方法及びシステム - 特許庁

TEST BOARD, TEST SYSTEM AND TEST METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT WITH BUILT-IN CPU, SELF-TEST PROGRAM, AND READABLE RECORDING MEDIUM例文帳に追加

テストボード、ＣＰＵ内蔵半導体集積回路のテストシステム、そのテスト方法、セルフテストプログラムおよび可読記録媒体 - 特許庁

AUTOMATIC FAILURE TESTING OF LOGICAL BLOCK USING INTERNAL AT-SPEED LOGIC BUILT IN SELF TEST例文帳に追加

内部アットスピード論理ＢＩＳＴを用いた論理ブロックの自動故障試験 - 特許庁

That is, a circuit for generating the CT value in order, a circuit for making a BIST (Built In Self Test) circuit operate and holding its result (right or wrong value) and a circuit for controlling them are held in the macro.例文帳に追加

すなわち、ＣＴ値を順次生成する回路、ＢＩＳＴ(Built In Self Test)回路を動作させその結果（正否値）を保持する回路、それらを制御する回路をマクロ内に保有する。 - 特許庁

To provide a test circuit for a semiconductor memory and a semiconductor memory device having an operation verifying function of a built-in self- test circuit (BIST circuit) or a built-out self-test circuit (BOST).例文帳に追加

内臓自己テスト回路（ＢＩＳＴ回路）または外付自己テスト回路（ＢＯＳＴ回路）の動作検証機能を持った半導体メモリのテスト回路および半導体メモリデバイスを提案する。 - 特許庁

To enable test contents to be changed even after production without restricting test contents in a built-in self test of a memory.例文帳に追加

メモリの組み込み自己テストにおいて、テスト内容に制限を加えることなく、製品化後にもテスト内容を変更できるようにする。 - 特許庁

The method of the programmable memory built-in self test (MBIST), the apparatus, and a system are disclosed.例文帳に追加

プログラマブル・メモリ・ビルト・イン・セルフ・テスト（ＭＢＩＳＴ）の方法、装置、及びシステムを開示する。 - 特許庁

The circuit is provided with a plurality of memories 10a to 10n which can store data, a built-in self-test circuit 20 performing tests of a plurality of memories, and an analyzing circuit 30 analyzing a test result of the built-in self-test circuit.例文帳に追加

データを記憶可能な複数のメモリ１０ａ〜１０ｎと、複数のメモリのテストを行う組込自己テスト回路２０と、組込自己テスト回路のテスト結果を解析する解析回路３０と、を備えている。 - 特許庁

More particularly, in a first aspect, a dual mode BIST controller comprises both a logic built-in self-test ('LBIST') domain and a memory built-in self-test ('MBIST') domain.例文帳に追加

より具体的に言えば、第１の態様で、デュアル・モードＢＩＳＴ制御装置は、論理組込み形自己試験（「ＬＢＩＳＴ」）領域とメモリ組込み形自己試験（「ＭＢＩＳＴ」）領域の両方を含む。 - 特許庁

To ensure turning-on of only one select line of a multiplexer during a logic built-in self test.例文帳に追加

論理の組み込み自己試験中にマルチプレクサのセレクトライン１つのみがオンとなることを保証する。 - 特許庁

A built-in self-test circuit 300 and a built-in redundancy analyzing circuit 400 are respectively provided in a plurality of DRAM cores 100.1-100.n.例文帳に追加

ビルトインセルフテスト回路３００およびビルトイン冗長解析回路４００とは、複数のＤＲＡＭコア１００．１〜１００．ｎに共通に設けられる。 - 特許庁

The proposed programmable memory BIST (Built-In Self Test) architectures could be used to test memories in different stages of their fabrication. 例文帳に追加

ここに提案するプログラマブルメモリBIST（組込み自己試験）アーキテクチャは、メモリをその製造過程の異なる段階でテストするのに使われよう。 - コンピューター用語辞典

SIMULTANEOUS CODE CHECKER AND HARDWARE EFFICIENT HIGH-SPEED I/O HAVING BUILT-IN SELF-TEST AND DEBUG FUNCTION例文帳に追加

組込み自己試験及びデバッグ機能を有する同時コードチェッカー及びハードウエア効率的高速Ｉ／Ｏ - 特許庁

To provide a semiconductor integrated device having a built-in self-test circuit which can perform an operation check test for a memory at an actual operating speed.例文帳に追加

実動作速度でメモリの動作確認テストが可能な組み込み自己テスト回路を有する半導体集積装置を提供する。 - 特許庁

To supply a program code input from a single terminal to a plurality of BIST (Built-In Self Test) circuits in parallel.例文帳に追加

単一の端子から入力したプログラムコードを複数のＢＩＳＴ（組み込み自己テスト）回路へ並列に供給する。 - 特許庁

To provide a built-in self-test circuit capable of conducting a test having high quality by various test patterns without decreasing the number of test patterns while having simple circuit constitution.例文帳に追加

簡素な回路構成を備えながらも、テストパターン数を削減することなく、多種のテストパターンによって高品質のテストを行うことができる組込み自己テスト回路を提供する。 - 特許庁

To easily diagnose a failure of a semiconductor integrated circuit with a built-in self-test circuit for a memory.例文帳に追加

メモリの自己テスト回路が組み込まれた半導体集積回路の故障診断を容易に実行できるようにする。 - 特許庁

To obtain an integrated circuit device equipped with a built-in self-test circuit suitable for testing a multi-port memory.例文帳に追加

マルチポートメモリをテストするのに好適な組み込み自己テスト回路を備える集積回路装置を実現する。 - 特許庁

To efficiently test a case that a branching operation to an address outside a range of an on-chip memory is generated, in an LSI to perform a self-test by a built-in test function based on a test program to be stored in the on-chip memory.例文帳に追加

オンチップメモリに格納されるテストプログラムに基づき、ビルトインテスト機能によりセルフテストを行うＬＳＩにおいて、オンチップメモリの範囲外のアドレスへの分岐動作が発生するケースを効率よくテストする。 - 特許庁

The one chip microcomputer 10 has a starting register 18 starting a test operation and a built-in self test starting pattern generator 19 setting initial values in test control circuits (a pseudo random number generator 14, a logic circuit inspection compressor 15, a pattern generator 16 and a memory inspection compressor 17) for a built-in self test function.例文帳に追加

１チップマイクロコンピュータ１０は、組み込み自己検査機能のために、テスト動作を起動する起動レジスタ１８と、テスト制御回路（疑似乱数発生器１４、論理回路検査用圧縮器１５、パターン発生器１６、メモリ検査用圧縮器１７）に初期値を設定する組み込み自己検査起動パターン発生器１９とを備えている。 - 特許庁

To provide a method and apparatus for performing a built-in self-test ('BIST') on an integrated circuit device.例文帳に追加

集積回路デバイス上で組込み形自己試験（「ＢＩＳＴ」）を実行するための方法および装置を提供すること。 - 特許庁

The processing device conducts a test of the programmable device, and the processing device conducts a test of the memory device using a built-in self-test circuit (BIST) that the programmable device actualizes.例文帳に追加

前記プログラマブルデバイスのテストは前記プロセッシングデバイスが行い、前記メモリデバイスのテストは前記プログラマブルデバイスに実現したビルトインセルフテスト回路（ＢＩＳＴ）を用いて前記プロセッシングデバイスが行う。 - 特許庁

An SRAM 1017 for storing test setting data for each externally designated test item and a BIST (built-in self-test) controller 1005 for reading out the test setting data stored in the SRAM and for executing the BIST, in parallel with the operation of storing the test setting data in the SRAM, are provided.例文帳に追加

外部から指定されるテスト項目毎のテスト設定データを蓄積するＳＲＡＭ１０１７と、前記テスト設定データをＳＲＡＭに蓄積する動作と平行して、ＳＲＡＭに蓄積された前記テスト設定データを読み出してＢＩＳＴを実行するＢＩＳＴコントローラ１００５とを備える。 - 特許庁

To reduce a test cost by performing a simultaneous collective contact to the entire chips on a wafer in high accuracy and low cost, allowing a Built In Self Test (BIST) to be most efficiently performed for a semiconductor integrated circuit using a built-in circuit.例文帳に追加

半導体集積回路の自己内臓回路によるセルフテスト（ＢＩＳＴ）を、最も効率よく実行するためのウエハー全チップ一括同時コンタクトを、高精度且つ低コストで行うことにより試験コストの低減を目的とする。 - 特許庁

The I/O circuit can be also constituted to perform data balancing, write-verfy and the built-in self test.例文帳に追加

入力／出力回路はまた、データの平衡化、書き込み・検証、および組み込み自己テストを実行するよう構成することができる。 - 特許庁

The test circuit 100 is provided with a first clock generator 101, a second clock generator 102, the circuit 103 to be tested, a built-in self test circuit 104 for performing the test, and a tester synchronization circuit 105.例文帳に追加

テスト回路１００は、第１のクロックジェネレータ１０１と、第２のクロックジェネレータ１０２、テスト対象回路１０３と、テストを行う組み込み自己テスト回路１０４と、テスタ同期回路１０５を備える。 - 特許庁

This SOC with built-in self-test circuit comprises an IP block including a BIST logic circuit and a BIST control part.例文帳に追加

ＢＩＳＴロジック回路を含むＩＰブロックとＢＩＳＴコントロール部とを備えることを特徴とする内蔵型セルフテスト回路を有するＳＯＣ。 - 特許庁

To provide a built-in self-test(BIST) system that tests normality of data transmission at a payload level in a satellite communication system and of a communication satellite in the system.例文帳に追加

衛星通信システムおよびシステム内の通信衛星のペイロード・レベルにおいて、データ伝送の正常性を検査する内部自己検査（ＢＩＳＴ）システムを提供する。 - 特許庁

To provide a test circuit, for example a BIST(Built-In Self Test) circuit, capable of testing any circuit to be tested (for example, a high speed semiconductor memory) easily with the actually working frequency.例文帳に追加

テスト回路（例えば、ＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路）において、被テスト回路（例えば、高速の半導体メモリ）を実動作周波数で容易にテストする。 - 特許庁

To provide an array substrate capable of optimizing test conditions of a self-test functional circuit, (BISAT)(built in self array test), for every substrate by disposing a dummy pixel area in the vicinity of a display area and arranging a defective dummy pixel therein in order to avoid the erroneous determination or the increase of a measurement time required for test in the substrate created according to an NMOS process.例文帳に追加

NMOSプロセスで作成された基板の場合、誤判定または検査に要する測定時間の増大を回避するために、表示領域近傍にダミー画素領域を設けその中に不良ダミー画素を配置することにより、基板毎に自己検査機能回路（BISAT）の検査条件の最適化をし得るアレイ基板の提供を目的とする。 - 特許庁

To provide a built-in self test controller and a programmable method by which the selection and modification of an algorithm applied to a related memory to be tested are attainable.例文帳に追加

ビルト・イン・セルフ・テスト・コントローラと、関連するテストされるメモリに適用されるアルゴリズムの選択及び変更を可能にするプログラマブルな方法を提供する。 - 特許庁

To dispense with a self-test circuit, composed of a linear feedback shift register(an LFSR) which is required, in addition to an inspected circuit to reduce a circuit area by dispensing with a built-in data compression circuit for executing a self-test for the inspected circuit, in a semiconductor integrated circuit.例文帳に追加

半導体集積回路内の被検査回路の自己テストを行うために、データ圧縮回路を内蔵する方法では、被検査回路の他に線形フィードバックレジスタ（ＬＦＳＲ）で構成される自己テスト回路が必要になるため回路面積が増大する。 - 特許庁