「CLOCKS」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Such a device can be used especially for wristwatches and other clocks.例文帳に追加

こうしたデバイスは、特に腕時計や別の時計で使用することができる。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE USING A PLURALITY OF CLOCKS HAVING DIFFERENT FREQUENCIES例文帳に追加

異なる周波数を有する複数のクロックを用いる半導体メモリ素子 - 特許庁

AUDIT METHOD FOR CLOCK PRECISION AMONG PLURALITY OF CLOCKS, AND CLOCK AUDIT SYSTEM例文帳に追加

複数の時計間での時計精度の監査方法および時計監査システム - 特許庁

A control circuit 42 controls the timing of clocks C7, CIN, and COUT.例文帳に追加

制御回路４２はクロックＣ７，ＣＩＮ，ＣＯＵＴのタイミングを制御する。 - 特許庁

METHOD AND SYSTEM FOR FAST SYNCHRONIZATION OF MULTIPLE DIGITAL CLOCKS例文帳に追加

複数のデジタルクロックの高速同期化方法およびシステム - 特許庁

To provide a phase lock system which generates plural stable synchronous clocks from a fluctuation clock.例文帳に追加

変動クロックから、安定した複数の同期したクロックを生成する。 - 特許庁

In clocks CK1 to CK4, phases are mutually subjected to 1/n cycle shift.例文帳に追加

クロックＣＫ１〜ＣＫ４は、位相が互いに１／ｎ周期シフトしている。 - 特許庁

In this case, the level change of the clocks signal CLK is stopped.例文帳に追加

この場合は、クロック信号ＣＬＫのレベル変化が停止される。 - 特許庁

A multiplier circuit 42 multiplies clocks from a crystal oscillator 41.例文帳に追加

逓倍回路４２は、水晶発振器４１からのクロックを逓倍する。 - 特許庁

To provide a demodulator capable of stably reproducing clocks.例文帳に追加

安定してクロック再生を行うことができる復調装置を提供する。 - 特許庁

A setting part 20d sets the operation frequency of the CPU based on the necessary number of the clocks when the request number of the clocks is smaller than the necessary number of the clocks, and sets the operation frequency of the CPU based on the request number of the clocks in the other case.例文帳に追加

設定部２０ｄは、要求クロック数が必要クロック数よりも低い場合に、必要クロック数に基づいてＣＰＵの動作周波数を設定し、その他の場合に、要求クロック数に基づいてＣＰＵの動作周波数を設定する。 - 特許庁

To accurately reproduce the clocks of various kinds of client signals.例文帳に追加

各種のクライアント信号のクロックを精度よく再生すること。 - 特許庁

To enable providing inner clocks which are stable even when a mode is switched.例文帳に追加

モード切替時にも安定した内部クロックを供給できるようにする。 - 特許庁

CLOCK GENERATOR, ELECTRONIC DEVICE, AND CONTROL METHOD FOR GENERATING CLOCKS例文帳に追加

クロック発生器、電子機器、及びクロックを発生するための制御方法 - 特許庁

METHOD OF REDUCING CLOCK SKEW BETWEEN A PLURALITY OF CLOCKS, AND APPARATUS例文帳に追加

複数クロック間のクロックスキュー低減方法及び装置 - 特許庁

This microcomputer having a central processing unit, a memory control means and a clock control part outputs clocks supplied from the clock control part to the outside of the microcomputer as external clocks and outputs clocks obtained by inverting the external clocks to the outside of the microcomputer.例文帳に追加

中央処理ユニット、メモリ制御手段、及びクロック制御部を有するマイクロコンピュータは、クロック制御部から供給されたクロックを外部クロックとしてマイクロコンピュータの外部に出力し、外部クロックを反転したクロックをマイクロコンピュータの外部に出力する。 - 特許庁

To provide a time data receiving device which clocks more accurate time.例文帳に追加

より正確な時刻を計時する時刻データ受信装置を提供する。 - 特許庁

The supplementing means includes: a means for detecting the missing clock on the data line; a means for generating supplemented clocks to supplement the detected missing clocks; and a means for recovering the clocks by inserting the supplemented clocks to the missing clock parts.例文帳に追加

前記補填する手段は、前記データライン上のクロック抜けを検出する手段と、前記検出されたクロック抜けを補填する補填クロックを生成する手段と、前記補填クロックをクロック抜け部分に挿入してクロックを修復する手段と、を含む。 - 特許庁

Pipeline processing of data is performed between two clocks.例文帳に追加

２つのクロックの間でデータのパイプライン処理を行う。 - 特許庁

As the result, even when the mode is switched, the inner clocks are provided stably.例文帳に追加

その結果、モード切替時にも安定した内部クロックが供給される。 - 特許庁

To supply highly accurate clocks to an entire network at all times.例文帳に追加

ネットワーク全体に常に高精度なクロックを供給すること。 - 特許庁

To enable generating a DLL clock compensated by several clocks.例文帳に追加

数クロックで補正されたＤＬＬクロックを発生させることを可能にする。 - 特許庁

The density adjustment data is the number of reference clocks corresponding to the light exposure.例文帳に追加

濃度調整データは露光時間に応じた基準クロック数である。 - 特許庁

HIGH TRANSMISSION RATE INTERFACE FOR TRANSMITTING BOTH CLOCKS AND DATA例文帳に追加

クロック及びデータの両方を伝送する高伝送速度インターフェース - 特許庁

To absorb errors of input/output clocks by a simple circuit configuration.例文帳に追加

簡易な回路構成で入出力クロックの誤差を吸収すること。 - 特許庁

The clock supply device includes: a clock output unit that switches between clocks having different frequencies and output the clocks; a clock distribution unit that distributes and supplies the clocks from the clock output unit to the plurality of modules; and a clock switching control unit that causes the frequencies of the clocks from the clock output unit to be switched.例文帳に追加

異なる周波数のクロックを切り替えて出力するクロック出力部と、クロック出力部からのクロックを各モジュールに分配して供給するクロック分配部と、クロック出力部からのクロックの周波数を切り替えさせるクロック切替制御部と、を備える。 - 特許庁

The equalization device includes equalization parts 1a and 1b corresponding to clocks of two phases.例文帳に追加

等化装置は、２相のクロックに応じた等化部１ａ，１ｂを備える。 - 特許庁

The clocking part 303 clocks the time elapsed during the presentation in each step.例文帳に追加

計時部３０３は、各ステップの演出中の経過時間を計時する。 - 特許庁

To obtain a plurality of phase-locked clocks with simple circuit configuration.例文帳に追加

簡単な回路構成で、位相同期した複数のクロックを得る。 - 特許庁

In this way, three words (data) are transferred by two clocks.例文帳に追加

このようにして、２クロックで３ワード（データ）の転送ができる。 - 特許庁

electrical apparatus for space heating or for the heating of liquids, for cooking, ventilating, etc. (Cl. 11); clocks and watches and other chronometric instruments (Cl. 14); control clocks (Cl. 14). 例文帳に追加

局所加熱若しくは液体加熱のための又は調理，換気等のための電気装置(第11類) －時計及びその他の精密測時装置(第14類) －制御時計(control clocks)(第14類) - 特許庁

The timer 32 counts up time by the same clocks as the driving clocks PCLK of the circuit 10 and supplies time data to the circuit 10 through a communication line 34 at the rate of clocks PCLK.例文帳に追加

タイマ３２は、制御回路１０の駆動クロックＰＣＬＫと同じクロックにより計時し、そのクロックＰＣＬＫのレートで通信線３４を介して時刻データを制御回路１０に供給する。 - 特許庁

Plural kinds of temporary sampling clocks respectively varying in phases are generated and the number of the clocks generated within a sample period when the analog video signals are sampled by the respective temporary sampling clocks (S1 to S5).例文帳に追加

各々位相の異なる複数種類の仮サンプリングクロックを発生させ、各々の仮サンプリングクロックでアナログビデオ信号をサンプリングするサンプリング期間内に発生したクロック数を求める（Ｓ１〜Ｓ５）。 - 特許庁

A clock control circuit 10 outputs one of the first clocks 7 from the first CPU 1 and the second clocks 8 from the second CPU 2 to the first FIFO 3 as the transfer clocks 9.例文帳に追加

クロック制御回路１０は、第１ＣＰＵ１からの第１クロック７と第２ＣＰＵ２からの第２クロック８との一方を転送クロック９として第１ＦＩＦＯ３に出力する。 - 特許庁

A delay-locked loop(DLL) 12 generates the clocks CLK1 to 16 of 16 phases, based on differential clocks CLKc and CLKd whose phase are controlled by the phase control circuit 11, and the clocks are supplied to a phase comparator PD2.例文帳に追加

位相制御回路１１により位相制御された差動クロックＣＬＫｃ、ＣＬＫｄを元に、遅延ロックループ（ＤＬＬ）１２は、１６相のクロックＣＬＫ１〜１６を生成し、これを位相比較器ＰＤ２に供給する。 - 特許庁

An allowable time error determination circuit (34) compares a calculated correct time of the internal clock of its own station with a time indicated by the internal clocks (39), and corrects the internal clocks (39) if the time indicated by the internal clocks (39) exceeds an allowable time error range.例文帳に追加

許容時刻誤差判定回路(34)は、算出される自局の内部時計の正しい時刻と内部時計が示す時刻とを比較し許容範囲を超えている場合には、内部時計(39)を正しい時刻に校正する。 - 特許庁

To synchronize timings of respective clocks, and to facilitate a test even when plural paths of clocks exist, in an LSI operated by the clocks of plural different frequencies.例文帳に追加

複数の異なる周波数のクロックで動作するＬＳＩにおいて、各クロックのタイミングの同期をとり、複数のパスのクロックが存在する場合でも試験が容易に実施できる回路を提供することを目的とする。 - 特許庁

Each blade server module has a reference clock distribution unit mounted on the back plane and adapted to distribute reference clocks and by switching reference clocks by a clock distribution circuit inside each blade server module, synchronization of reference clocks for SMP coupled blade server modules can be established.例文帳に追加

各ブレードサーバモジュールに基準クロックを分配できる基準クロック分配ユニットをバックプレーンに搭載し、各ブレードサーバモジュール内部のクロック分配回路によって基準クロックを切り換えることで、ＳＭＰ結合したブレードサーバモジュールの基準クロックの同期化を可能とする。 - 特許庁

This semiconductor integrated circuit device is provided with a delay array 011 to input a clock and to generate plural clocks, a clock selecting circuit 026 to input the plural clocks and a control circuit 020 to select and control a clock to be outputted from the clock selecting circuit 026 from the plural clocks.例文帳に追加

クロックを入力し複数のクロックを発生する遅延アレイ０１１と、複数のクロックを入力するクロック選択回路０２６と、このクロック選択回路０２６から出力するクロックを複数のクロックから選択制御する制御回路０２０とを備えている。 - 特許庁

The data receiver includes: the data line; the clock line; and a means for supplementing missing clocks on the clock line, and consecutively receives data on the data line by using the clocks on the clock line and the clocks supplemented by the supplementing means.例文帳に追加

データ受信装置は、データラインと、クロックラインと、前記クロックライン上のクロック抜けを補填する手段と、を有し、前記クロックライン上のクロックと前記補填する手段により補填されたクロックとを用いて、前記データライン上のデータを継続して受信する。 - 特許庁

The decided number of execution clocks includes a parameter including the number of clocks in the bus cycle of load and store and the number of clocks in the bus cycle of instruction fetch, and the parameter is decided according to the bit width of the bus and the number of wait of the memory.例文帳に追加

決定される実行クロック数は、ロードおよびストアのバスサイクルによるクロック数と命令フェッチのバスサイクルによるクロック数とを示すパラメータを含み、パラメータはバスのビット幅とメモリのウェイト数とにより決定される。 - 特許庁

To provide a remote supervision and control system provided with a means for modifying internal clocks of a plurality of slave station devices which are connected by a communication line network in which a data residence time sequentially changes, have the internal clocks and are scattered with reference to a master station master clock and synchronizing the internal clocks of the slave station devices.例文帳に追加

データ滞留時間が逐次変化する通信回線網により接続され内部時計を持ち散在する複数の子局装置の内部時計を親局マスタ時計を参照して修正し、子局装置の内部時計を同期させる手段を備えた遠隔監視制御システムを提供する。 - 特許庁

Thus, a PLL circuit section 16 of the active system and a PLL circuit section 26 of the standby system result in being operated to select external clocks from the same clock supply apparatus 31 at all times, and in-system distribution clocks with almost no phase difference can be outputted as both external clocks c, d.例文帳に追加

現用系のＰＬＬ回路部１６と予備系のＰＬＬ回路部２６とが、常に同一のクロック供給装置３１からの外部クロックを選択するように動作することになり、双方の外部クロックｃ，ｄとして、位相差のほとんどないシステム内分配クロックを出力することができる。 - 特許庁

When the DSP performed decoding, a sound field correction processing routine, having the number of clocks smaller than the difference between the number of clocks of the DSP in a specified period and the number of clocks required for decoding, is selected from among the plurality of sound field correction processing routines and is carried out.例文帳に追加

ＤＳＰがデコード処理を実行したとき、複数の音場補正処理ルーチンのうち、所定の期間におけるＤＳＰのクロック数と、デコード処理に必要とされるクロック数との差のクロック数よりも少ないクロック数の音場補正処理ルーチンを選択して実行する。 - 特許庁

A DLL circuit 100 generates internal clocks CLK_-PF, CLK_-NF delayed by proper quantity, further, and generates internal clocks CLK_-FF, CLK_-SF which can drive the data output circuit after CAS latency from the inter clocks CLK_-PF, CLK_-NF based on an internal signal NZPCNT.例文帳に追加

ＤＬＬ回路１００は、外部クロックを適当量遅延した内部クロックＣＬＫ＿ＰＦ，ＣＬＫ＿ＮＦを生成し、さらに、内部信号ＮＺＰＣＮＴに基づいて、データ出力回路をＣＡＳレイテンシ後に駆動できる内部クロックＣＬＫ＿ＦＦ，ＣＬＫ＿ＳＦを内部クロックＣＬＫ＿ＰＦ，ＣＬＫ＿ＮＦから生成する。 - 特許庁