「CLOCKS」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

This controller is constituted so as to input setting values from the outside by being provided with a register for setting the frequency-dividing ratio of original clocks and the number of clocks of one scanning period.例文帳に追加

上記課題を解決するにあたり、原クロックの分周比、および１走査期間のクロック数を設定するためのレジスタを設け、外部から設定値を入力できるようにした。 - 特許庁

A selector 42 is supplied with system clocks from a VCO 28 and a VCO 31 in a block where a digital signal is processed, and system clocks from a VCO 38 and a VCO 41 in a block where an analog signal is processed.例文帳に追加

セレクタ４２には、デジタル信号を処理するブロックのＶＣＯ２８とＶＣＯ３１からシステムクロックが供給され、アナログ信号を処理するブロックのＶＣＯ３８とＶＣＯ４１からシステムクロックが供給される。 - 特許庁

A first boost circuit 10 is fed with two complementary clocks CLK1 and CLK2 and a level shift circuit 20 is similarly fed with two complementary clocks CLK3 and CLK4.例文帳に追加

第１の昇圧回路１０には、相補的な２つのクロックＣＬＫ１，ＣＬＫ２が供給され、レベルシフト回路２０には、同じく相補的な２つのクロックＣＬＫ３，ＣＬＫ４が供給される。 - 特許庁

The counting unit may count the clock signal, holds the number of clocks counting the clock signal in response to the hold signal and output the held number of clocks.例文帳に追加

カウント部は、クロック信号をカウントし、ホールド信号に応答してクロック信号をカウントしたクロック数を維持した後に、維持したクロック数を出力する。 - 特許庁

Shift registers 10-1 to 10-6 successively store received data in accordance with sampling clocks 102-1 to 102-6, and a reception comparing register 12 successively copies the stored signals in accordance with clocks 104-1 to 104-6 and outputs the copied signal as a decoded signal 106.例文帳に追加

シフトレジスタ10-1〜10-6では受信データをサンプリングクロック102-1〜102-6に従って順次格納し、受信比較用レジスタ12では格納された信号をクロック104-1〜104-6に従って順次コピーし復調信号106として出力する。 - 特許庁

Then, the phase of the reproduction dot clocks for the video signals is adjusted by using the reproduction dot clocks created in the PLL portion based on the converted frequency dividing ratio.例文帳に追加

そして、該変換後の分周比を基にＰＬＬ部で生成した再生ドットクロックを用いて映像信号に対する再生ドットクロックの位相調整を実施する。 - 特許庁

To provide a dot clock reproducing device, capable of always and automatically performing reproducing by adjusting the phase difference between the phase of sampling clocks and the phase of dot clocks of a video signal source by following the temperature characteristics of equipment or the like.例文帳に追加

サンプリングクロック位相と映像信号源のドットトクロックの位相差を機器の温度特性等に追従し常時自動再生するドットクロック再生装置を提供するものである。 - 特許庁

To suppress power consumption during operation in a semiconductor control device by controlling the phase of clocks by supply destination, controlling the priority of the destinations to which the clocks are supplied, and suppressing power source voltage fluctuation during operation.例文帳に追加

半導体制御装置において、供給先別にクロックの位相を制御し、且つクロック供給の供給先別優先順位を制御することによって、動作時の電源電圧変動を抑えこれにより動作時の消費電力を抑える。 - 特許庁

The phase adjustment part 110 adjusts a plurality of external clocks CLK 1-4 which are sequentially phase shifted and generates a plurality of internal clocks ICLK 1-4, the phase differences of adjacent transition edges of which are all equal.例文帳に追加

位相調整部１１０は、位相が順次ずれた複数の外部クロックＣＬＫ１−４の位相を調整して、隣り合う遷移エッジの位相差が全て等しい複数の内部クロックＩＣＬＫ１−４を生成する。 - 特許庁

To receive a plurality of pieces of AV (Audio Video) information and respective clocks synchronized with the plurality of pieces of AV information, and to transmit the plurality of pieces of AV information through one transmission port without damaging the respective clocks.例文帳に追加

複数のＡＶ情報と、複数のＡＶ情報に同期している各クロックとを受信し、１つの送信ポートを介して、その各クロックを損なわずに、複数のＡＶ情報を送信する。 - 特許庁

Also, the decision value is set as a prescribed value which is more than the number of standard clocks of the NTSC system counted within the fixed time and is less than the number of standard clocks of the PAL system.例文帳に追加

また、前記判定値は、予め前記一定時間内にカウントされるＮＴＳＣ方式の標準クロック数よりも多くＰＡＬ方式の標準クロック数よりも少ない所定の値として設定する。 - 特許庁

A reception clock measuring instrument 4 measures the number of clocks of a reception signal 6, and a transmission clock measuring instrument 3 measures the number of clocks of a transmission signal 7.例文帳に追加

受信クロック計測器４は受信信号６のクロック数を計測し、送信クロック計測器３は送信信号７のクロック数を計測する。 - 特許庁

Through the switching control of the switches 17a and 17b by the pulse (f), clocks CK1 and CK2 are taken in to the stage D-FF13 as internal clocks CK and CKX.例文帳に追加

そして、この選択クロック制御パルス（ｆ）によってスイッチ１７ａ，１７ｂをスイッチング制御することで、クロックＣＫ１，ＣＫ２を自段のＤ‐ＦＦ１３の内部クロックＣＫ，ＣＫＸとして取り込むようにする。 - 特許庁

A memory LSI30 generates a plurality of clocks CLKa, CLKb, CLKc having an equally divided delay time from the synchronizing clock signal CLK1 of the SDRAM, and reads data from a plurality of SDRAMs 31, 32, 33 with respective clocks.例文帳に追加

メモリＬＳＩ３０は、ＳＤＲＡＭの同期クロック信号ＣＬＫ１から等分の遅延時間を持つ複数のクロックＣＬＫａ、ＣＬＫｂ、ＣＬＫｃを生成し、複数のＳＤＲＡＭ３１、３２、３３からそれぞれのクロックでデータを読み出す。 - 特許庁

A register 13 holds clock recovery information being a remainder resulting from dividing an accumulated value of clocks by a natural number N, and a register 17 holds a remainder resulting from dividing an accumulated value of clocks of a VCXO 25 by a natural number N.例文帳に追加

レジスタ１３は、クロックの累積値を自然数Ｎで除算した剰余であるクロック再生情報を保持し、レジスタ１７は、ＶＣＸＯ２５のクロックの累積値を前記自然数Ｎで除算した剰余を保持する。 - 特許庁

By equipping receiving devices 13 in a network with synchronizable clocks it is possible to periodically send an "impulse" signal that is received by all of the clocks at the same (or relatively the same) instant of time.例文帳に追加

ネットワーク内の受信側装置１３に、同期化可能なクロックを備え、同じ瞬間（または比較的同じ瞬間）に該クロックのすべてによって受信される「インパルス」信号を定期的に送る。 - 特許庁

An instruction execution simulator 4 executes the generated instruction and a search execution part 2 searches an instruction string having the least number of clocks based on the number of clocks necessary for the execution.例文帳に追加

命令実行シミュレータ４で生成された命令を実行し、実行に必要なクロック数に基づいて、探索実行部２により、クロック数が最も少ない命令列を探索する。 - 特許庁

According to an example of this invention, each pattern of N sectors and a reference pattern are written in an inner peripheral track respectively by a default clock frequency and the number of default clocks (number of write interval clocks between patterns).例文帳に追加

本発明の一例において、内周側トラックに、Ｎセクタの各パターンをデフォルト・クロック周波数、デフォルト・クロック数（各パターン間の書き込み間隔クロック数）で基準パターンを書き込む。 - 特許庁

To provide a clock controlling method and a clock control circuit capable of switching a plurality of clocks without changing pulse widths of the clocks, and an IC card reader concerning the clock controlling method and the clock control circuit for selectively outputting a plurality of frequency clocks and the IC card reader.例文帳に追加

複数の周波数のクロックを選択的に出力するためのクロック制御方法及びクロック制御回路並びにＩＣカード読取装置に関し、複数のクロックをクロックのパルス幅が変更されることなく切り換えることができるクロック制御方法及びクロック制御回路並びにＩＣカード読取装置を提供することを目的とする。 - 特許庁

In this scanning circuit equipped with a bidirectional shift resister in which operations of a transfer part transfer gate and a feedback circuit are controlled by four-phase clocks, a delay circuit 101 for delaying control clocks A, B supplied to the transfer part transfer gate 103 relative to control clocks C, D supplied to the feedback circuit 104 is installed.例文帳に追加

４相クロックで転送部トランスファゲート及びフィードバック回路の動作が制御される双方向シフトレジスタを備えた走査回路において、転送部トランスファゲート（１０３）に供給する制御クロック（Ａ、Ｂ）をフィードバック回路（１０４）に供給する制御クロック（Ｃ、Ｄ）に対して遅らせる遅延回路（１０１）を備える。 - 特許庁

Each processing cell receives an extracted clock, which is used at least either (a) to replicate the extracted clock so that the replicated clocks provide a plurality of clocks to be supplied to the processors of the processing cell or (b) to use the extracted clock as phase information with a clock source to provide a plurality of clocks to be supplied to the processors of the processing cell.例文帳に追加

処理セルは、ａ）抽出されたクロックが複製されて、それぞれが処理セルのプロセッサに供給される複数のクロックを提供することと、ｂ）抽出されたクロックが、クロック源と共に位相情報として使用されて、処理セルのプロセッサに供給される複数のクロックを提供することとの少なくとも１つで使用される、抽出されたクロックを受信する。 - 特許庁

A clock generating circuit includes a clock-generating unit 20 for generating a plurality of clocks having predetermined phase differences, respectively, from the phase of a reference clock; and a self-test circuit BIST for measuring phase differences of a pair of clocks whose phases are adjacent, among the plurality of clocks, respectively, in an operation test.例文帳に追加

クロック生成回路は，基準クロックの位相に対して所定の位相差をそれぞれ有する複数のクロックを生成するクロック生成ユニット２０と，動作テストのときに，複数のクロックのうち位相が隣接する１対のクロックの位相差をそれぞれ測定するセルフテスト回路ＢＩＳＴとを有する。 - 特許庁

A pixel clock controlling circuit 23 makes the transition timing of pixel clocks variable based on the comparison result between phase data 21 that instruct the transition timing and high frequency clocks generated by a high frequency clock generating circuit 20 and beam spot position is corrected by inputting the signals, in which the phases of the pixel clocks are shifted, into a light source 24.例文帳に追加

遷移タイミングを指示する位相データ２１と、高周波クロック生成回路２０で生成された高周波クロックとの比較結果を基に、画素クロック制御回路２３は画素クロックの遷移タイミングを可変にし、画素クロックの位相をシフトさせた信号を光源２４に入力することにより、ビームスポット位置を補正する。 - 特許庁

A horizontal shift clock switch circuit 4 selects odd line shift clocks CPHO1 to CPHO3 from an odd number line horizontal shift clock generating circuit 2 and even line shift clocks CPHE1 to CPHE3 from an even number line horizontal shift clock generating circuit 3 and supplies the selected clocks to a color liquid crystal panel 11.例文帳に追加

奇数ライン水平シフトクロック発生回路２からの奇数ライシフトクロックＣＰＨＯ１〜ＣＰＨＯ３と、偶数ライン水平シフトクロック発生回路３からの偶数ライン水平シフトクロックＣＰＨＥ１〜ＣＰＨＥ３とを、水平シフトクロックスイッチ回路４で切り替えてカラー液晶パネル１１へ供給する。 - 特許庁

The data transmitter-receiver comprises a clock generating part 40 having an oscillator 50 generating and outputting a plurality of clocks CK10-CK30 respectively having different phases and outputting the desired clock out of the plurality of clocks as the reference clock CK10, and a selector SE20 selecting while sequentially switching the plurality of clocks output from the oscillator, in a desired sequence and timing.例文帳に追加

それぞれ異なる位相を有する複数のクロックＣＫ１０〜ＣＫ３０を生成して出力すると共に、複数のクロックのうち所望のクロックを基準クロックＣＫ１０として出力するオシレータ５０と、オシレータから出力される複数のクロックを所望の順序及びタイミングで順次切り替えながら選択するセレクタＳＥ２０とを有するクロック生成部４０を備える。 - 特許庁

The sampling pulse generating circuit 13 specifies a CCD chip that is outputting the analog image signal ϕOS at present, by counting the number of CCD driving clocks ϕM from a horizontal synchronizing signal ϕHsync and if the number of fundamental clocks ϕCLK becomes the number of clocks set for the CCD chip for each specified CCD chip, sampling pulses ϕCL, ϕSH are outputted.例文帳に追加

サンプリングパルス生成回路１４は、現在アナログ画像信号φＯＳを出力しているＣＣＤチップを、水平同期信号φＨｓｙｎｃからＣＣＤ駆動クロックφＭの個数をカウントすることにより特定し、この特定されたＣＣＤチップ毎に基本クロックφＣＬＫが該ＣＣＤチップに対して設定されたクロック数になったときにサンプリングパルスφＣＬ，φＳＨを出力する。 - 特許庁

This image forming apparatus comprises a polygon motor, a drum motor and a control part; the control part generates clocks for at least two motors by dividing a single basic clock subjected to frequency modulation; and the at least two motors are rotatively controlled by the clocks for the motors at a speed commensurate with the clocks for the motors, which are supplied to the motors, respectively.例文帳に追加

ポリゴンモータとドラムモータと制御部とを有して構成され、制御部が、周波数変調された単一の基本クロックを分周して少なくとも二つのモータ用クロックを生成し、モータ用クロックにより少なくとも二つのモータが夫々に供給されるモータ用クロックに比例した速度で回転制御される。 - 特許庁

The weight coefficient map is provided corresponding to lengths of notes used in a musical performance, and the weight coefficient is 0 corresponding to a clock 0, linearly increases in a period of starting t1 clocks, is a weight coefficient 1 corresponding to a clock t1 and the weight coefficient 1 for a period of following t2 clocks, and linearly decreases in a period of subsequent t3 clocks.例文帳に追加

重み係数マップは、演奏時に使用される音符の長さそれぞれに対応して設けられ、クロック０で重み係数は０、最初のｔ１クロック分の期間はリニアに増加し、クロックｔ１で重み係数１、その後のｔ２クロック分の期間は重み係数１、その後のｔ３クロック分の期間はリニアに減少して０になる。 - 特許庁

Furthermore, the data collection device allocates the node information included in the failure list distributively to each of clocks obtained from the total number of nodes of the network and the number of nodes collectable by a clock unit and corresponding to the number of clocks which is less than the predetermined number of clocks, and creates a collection list for determining the data collection order of the next cycle.例文帳に追加

また、データ収集装置は、ネットワークの全ノード数及びクロック単位で収集可能なノード数から求められる、所定クロック数より少ないクロック数に対応する各クロックに、失敗リストに含まれるノード情報を分散して割り当てて、次周期のデータ収集順序を決定する収集リストを生成する。 - 特許庁

This device is provided with a clock-generating part 420 for generating plural clocks whose phases are different, a select part 450 for selecting one of the clocks from among the plural clocks, and for outputting the clock, and a switching control part 440 for controlling the switching of the clock to the different clock within one cycle of the outputting clock, and for outputting the clock.例文帳に追加

位相の異なる複数のクロックを生成するクロック生成部４２０と、前記複数のクロックのうちから何れかのクロックを選択して出力するセレクト部４５０と、出力されるクロックの１周期以内に、異なるクロックへ切り換えて出力するよう制御する切替制御部４４０と、を有することを特徴とする。 - 特許庁

Thus, the random number generation means is constituted of a clock generation circuit 17 for generating a plurality of clocks by one oscillation source, a selector 18 for inputting the plurality of clocks and selectively outputting one of the plurality of clocks by optional numerical value data supplied from the outside and a random number counter 15 for counting the selectively outputted clock.例文帳に追加

このため、乱数生成手段は、１個の発振源により複数のクロックを生成するクロック生成回路１７と、複数のクロックを入力とし、外部から与えられる任意の数値データにより複数のクロックのうちいずれか１個を選択出力するセレクタ１８と、選択出力されたクロックをカウントする乱数カウンタ１５で構成される。 - 特許庁

The circuit 148 is constituted so as to count clocks and to integrate the counted clocks when current is applied from the processor 1 through a connector male terminal 141, and at the time of connecting an electronic integration meter to the endoscope processor, the current synchronizing with lighting of the lamp is applied from the endoscope processor to count the clocks based on the current.例文帳に追加

タイマ回路１４８は、コネクタ雄端子１４１を通して内視鏡プロセッサ１００から電流が入力されたときにクロックを計数し、かつ計数したクロックを積算する回路として構成され、電子積算メータを前記内視鏡プロセッサに接続したときに、内視鏡プロセッサからランプの点灯と同期した電流が入力され、当該電流に基づいてクロックを計数する。 - 特許庁

There is no possibility that synchronous clocks outputted from semiconductor devices respectively belonging to different groups collide with each other in a timing manner because only synchronous clocks outputted by semiconductor devices of groups that output valid data are selected and outputted at the time of outputting synchronous clocks (e.g. SRAM echo clock of DDR specification) synchronized with a data output.例文帳に追加

データ出力に同期した同期クロック（例えば、ＤＤＲ仕様のSRAMのエコークロック）を出力する際、有効なデータを出力している組の半導体記憶装置が出力した同期クロックのみを選択出力するようにしたため、それぞれ異なる組に属する半導体記憶装置から出力された同期クロック同士がタイミング的に衝突するおそれがなくなる。 - 特許庁

That year's buzzword was digital: digital clocks, digital microwave ovens, even digital pens.例文帳に追加

その年の流行語はデジタルで、例えばデジタル時計、デジタルマイクロウエーブオーブンとか、デジタルペンであった。 - Tatoeba例文

NTP can synchronize distributed clocks within milliseconds over long time periods. 例文帳に追加

ネットワークタイムプロトコルは,(各所に)分散したクロックを長期間にわたってミリ秒以内の精度で同期化できる． - コンピューター用語辞典

LSSD is a kind of scan design which uses separate system and scan clocks to distinguish between normal and test mode. 例文帳に追加

LSSDはスキャン設計の一種であり、正常モードとテストモードとを区別するのにシステムクロックとスキャンクロックを別々に使う。 - コンピューター用語辞典

NTP can synchronize distributed clocks within milliseconds over long time periods. 例文帳に追加

NTP（ネットワークタイムプロトコル）は,(各所に)分散したクロックを長期間にわたってミリ秒以内の精度で同期化できる． - コンピューター用語辞典

That year's buzzword was digital : digital clocks, digital microwave ovens, even digital pens. 例文帳に追加

その年の流行語はデジタルで、例えばデジタル時計、デジタルマイクロウエーブオーブンとか、デジタルペンであった。 - Tanaka Corpus

The two clocks will then only be useful if it can be ensured that a process stays on a certain CPU. 例文帳に追加

2 つのクロックは、プロセスが特定の CPU 上に留まっていることが保証できる場合にのみ有効である。 - JM

Most drivers do not use this entry, and it is only required for some older boards with non-programmable clocks.例文帳に追加

ほとんどのドライバはこの項目を使っておらず、プログラマブルでないクロックを積んだ一部の古いチップでしか必要とされない。 - XFree86

Senko-dai' was named for the length of time of a geisha's service which was measured by the time it took for a stick of incense to burn in times when there were no clocks. 例文帳に追加

「線香代」というのは、時計のないころに線香1本が燃え尽きるまでの時間の料金だったからという。 - Wikipedia日英京都関連文書対訳コーパス

In contrast, Japanese clocks are manufactured under the futeijiho (varying length system), which divides seasonally changing sun's celestial objects infestation into 6 equal parts. 例文帳に追加

それに対し、季節によって変化する太陽の天体の出没の間をそれぞれ6等分した不定時法を前提として製作されている。 - Wikipedia日英京都関連文書対訳コーパス

The other six clocks show the five daily prayer times and the prayer time on Friday, the holy day of the Islamic week. 例文帳に追加

その他の６つの時計は，毎日の５回のお祈りの時間と，イスラム週で聖なる日とされる金曜日のお祈りの時間を示します。 - 浜島書店 Catch a Wave

Watch manufacturers and dealers dressed in historical costumes made offerings of wall clocks and wristwatches in the latest models. 例文帳に追加

歴史装束に身を包んだ時計メーカーや販売店の社員らは最新モデルの掛け時計や腕時計をお供えした。 - 浜島書店 Catch a Wave

Input clocks CLK1in, CLK2in are converted into given voltages by a first level shifter 1 and a second level shifter 3.例文帳に追加

入力クロックＣＬＫ１ｉｎ、ＣＬＫ２ｉｎを第１レベルシフタ１、第２レベルシフタ３によって、所定の電圧に変換する。 - 特許庁