「CLOCKS」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Since the shift register performs shift operation synchronizing with the clock, the column access signal is output after the number of clocks corresponding to latency.例文帳に追加

シフトレジスタは、クロックに同期してシフト動作を行うので、レイテンシ対応のクロック数後に、コラムアクセス信号を出力する。 - 特許庁

To detect clock oscillation frequency anomaly and clock oscillation termination anomaly among a plurality of clocks used in an encoder.例文帳に追加

エンコーダ内に使用される複数のクロック間でのクロックの発振周波数異常や発振停止異常を検出する。 - 特許庁

A/D converters 1, 2 convert analog signals to digital signals according to the sampling clocks from a clock generator unit 8.例文帳に追加

Ａ／Ｄ変換器１，２は、クロック発生装置８からのサンプリングクロックに基づいてアナログ信号をデジタル信号に変換する。 - 特許庁

In this case, while the charge is being averaged by connecting the capacitors in parallel between clocks, a desired output voltage is obtained.例文帳に追加

その際、クロック間にてキャパシタを並列に接続して電荷の平均化を行ないつつ、所望の出力電圧を得る - 特許庁

The logic circuit is divided into blocks by a behavior at the initialization of the same, and clocks to be supplied to the blocks are divided and supplied.例文帳に追加

論理回路の初期化における動作により、ブロックに分割し、そのブロックに対して供給するクロックを分割して供給する。 - 特許庁

For this reason, the sampling circuit 20 stops sampling until the number of clocks from the clock signal CLK reaches the predetermined value in the register 41.例文帳に追加

このため、サンプリング回路２０は、クロック信号ＣＬＫからのクロック数がレジスタ４１の所定値に達するまで、サンプリングを停止する。 - 特許庁

A latch part 2 latches a reception burst signal respectively by a basic clock and the n pieces of phase delay clocks constituting the multi-phase delay clock.例文帳に追加

ラッチ部２は、受信バースト信号を、基本クロック、および多相遅延クロックを構成するｎ個の位相遅延クロックでそれぞれラッチする。 - 特許庁

The clock circuit 6 counts clocks, receives the signals from the A/D converter 5, and takes count values as first data.例文帳に追加

制御回路６はクロックをカウントし、Ａ／Ｄ５からの信号を受けて、そのカウント値を第１のデータとする。 - 特許庁

A clock generator selectively supplies clocks to the first circuit and a second circuit configured to perform first and second functions.例文帳に追加

クロック生成器は、第１及び第２の機能を実行するように構成された第２の回路にクロックを選択的に与える。 - 特許庁

The clock reproduction part 16 is provided with an averaging circuit 22 for averaging clocks at the time of reproducing a clock phase.例文帳に追加

クロック再生部１６は、クロック位相を再生する際、クロックの平均化を行う平均化回路２２を備えている。 - 特許庁

A symbol clock source generation part 18 and a symbol clock selection part 19 output symbol clocks corresponding to the detected timing.例文帳に追加

シンボルクロック源生成部１８およびシンボルクロック選択部１９は、検出したタイミングに対応するシンボルクロックを出力する。 - 特許庁

Since the phases of both the clocks are uniform even in that case, the code bus and peripheral bus in the BIU 51 can be easily controlled.例文帳に追加

その場合でも、両クロックの位相は揃っているため、ＢＩＵ５１におけるコードバスおよび周辺バスの制御は容易に行うことが可能である。 - 特許庁

A hexadecimal counter 62 counts a clock CLK faster than the frequency division clock and the count is circulated by each period of the frequency division clocks.例文帳に追加

１６進カウンタ６２は、分周クロックよりも高速なクロックCLKをカウントし、分周クロックの周期毎にカウント値が循環する。 - 特許庁

A charge pump circuit 30 obtains high voltage VPP generated by boosting using clocks CK, CK/from an oscillation circuit 20.例文帳に追加

発振回路２０からのクロックＣＫ，ＣＫ／を用い、チャージポンプ回路３０は昇圧で生成した高電圧ＶＰＰをする。 - 特許庁

A function board 14 inputs clocks outputted from clock generation boards 11 and 12 from both 1st and 2nd clock lines.例文帳に追加

機能ボード14は、クロック発生ボード11、12から出力されるクロックを第１、第２のクロック線の両方から入力する。 - 特許庁

A counter 5 counts clocks while receiving the zero discrimination output and produces a zero value detection output when the count exceeds a prescribed value.例文帳に追加

カウンタ５はゼロ判定出力の間カウントし、カウント値が所定の値を超えると、ゼロ値検出出力を発生する。 - 特許庁

The learning server device 200 also clocks and stores utterance time in the voice of the learner which is transmitted from the PC 100.例文帳に追加

また、学習サーバ装置２００は、ＰＣ１００から送信される学習者の音声中における発話時間を計時して記憶する。 - 特許庁

To attain transmission reception without using a plurality of clocks equivalent to number of preset channels even when time of each channel system differs.例文帳に追加

本発明は、各チャネルの系の時刻が異なる場合でも、プリセットチャネル数に相当する複数の時計を用いることなく送受信が行える。 - 特許庁

The comparator 31 outputs a timing signal TS to specify the timing when the error is attached to the data by each number of clocks designated by the signal DQ.例文帳に追加

コンパレータ３１は信号ＤＱで示されるクロック数毎にエラーを付加するタイミングを規定するタイミング信号ＴＳを出力する。 - 特許庁

An input buffer 2 converts input clocks into a positive-phase clock and a negative-phase clock, and a peak hold circuit 11 delays the positive-phase clock.例文帳に追加

入力バッファ２は入力するクロックを正相クロックと逆相クロックに変換し、ピークホールド回路11は正相クロックを遅延させる。 - 特許庁

To provide a technology capable of suppressing deterioration in transmission data by suppressing packet variations between wireless apparatuses caused by asynchronization between wireless clocks.例文帳に追加

無線クロック同士の非同期に起因する無線装置間のパケット揺らぎを抑え、伝送データの劣化を抑制する。 - 特許庁

A PLL circuit 3 generates the clocks synchronized with the output pulses of a pulse generating circuit 2 and its multiplication ratio is controlled by a microcomputer 10.例文帳に追加

ＰＬＬ回路３は、パルス発生回路２の出力パルスに同期したクロックを発生し、その逓倍比はマイコン１０で制御される。 - 特許庁

To provide a bus control method, and an information processing device, capable of switching or stopping clocks without failing in data transfer at a system bus.例文帳に追加

システムバスでのデータ転送に失敗することなく、クロック切替え、停止を実行するバス制御方法及び情報処理装置を提供すること。 - 特許庁

Multiple processing units 2a-2d intermittently perform prescribed processing in synchronization with the clocks of the clock generation unit 1.例文帳に追加

複数の処理部２ａ〜２ｄは、クロック生成部１のクロックに同期して所定の処理を間欠に行う。 - 特許庁

To constitute a time clock, a totalization and management system for clocking-in/out data, etc., which enable one employee to use multiple time clocks.例文帳に追加

一の従業者が複数のタイムレコーダを使用可能とした、タイムレコーダ、出退勤データの集計・管理システム等を安価に構成すること。 - 特許庁

To provide an electronic circuit capable of performing clock gating that copes with both edge clocks, while simplifying the circuit.例文帳に追加

回路を簡略化しつつ、両エッジクロックに対応したクロックゲーティングをすることが可能な電子回路を提供する。 - 特許庁

A counter 3 starts a counting operation of clocks from an oscillation circuit 2 when the voltage detection circuit 1 outputs the detection signal.例文帳に追加

カウンタ３は、電圧検出回路１から検出信号が出力されたときに、発振回路３からのクロックの計数動作を開始する。 - 特許庁

A head side communication module 300 prepared at the head controller HC receives the video data while restoring clocks from received signals.例文帳に追加

ヘッドコントローラＨＣに設けたヘッド側通信モジュール３００では、受信信号からクロックを復元しながらビデオデータを受信する。 - 特許庁

This system comprises a plurality of devices, each equipped with at least one central unit including internal clocks being synchronized.例文帳に追加

このシステムは、各々が、同期させられる内部クロックを含む少なくとも１つの中央ユニットを装備している複数の装置を含む。 - 特許庁

Between the DRAMs and the buffer on the memory module, high-speed data transmission is implemented using data phase signals synchronous with clocks.例文帳に追加

メモリモジュール上のＤＲＡＭとバッファとの間では、クロックに同期したデータフェーズ信号を使用して、高速でデータ伝送が行われる。 - 特許庁

These signal lines NRS, CLY, DY prevent the high frequency noise caused by clocks CLXinv, CLX, ENB2, ENB1 from being mixed into the signals VID1-VID6.例文帳に追加

これらの信号線ＮＲＳ，ＣＬＹ，ＤＹによって、信号ＶＩＤ１〜ＶＩＤ６にクロックＣＬＸｉｎｖ，ＣＬＸ，ＥＮＢ２，ＥＮＢ１による高周波ノイズが混入することが防止される。 - 特許庁

A clocking part 60 provided in an imager 6 clocks the elapsed time from the execution timing of print processing to always update the elapsed time data 60a.例文帳に追加

イメージャ６の備える計時部６０は、印刷処理の実行タイミングからの経過時間を計時して随時経過時間データ６０ａを更新する。 - 特許庁

The postamble generator 20 has a counter therein to count clocks, and always estimates an address based on a counter value.例文帳に追加

ポストアンブル発生部２０は、クロックをカウントするカウンタを内部に有しており、カウンタ値に基づき常にアドレスを推定している。 - 特許庁

The communication circuit modules 111 and 131 are driven by clocks, operating faster than those for other circuit modules 101 and 102.例文帳に追加

この通信回路モジュール１１１，１３１を、他の回路モジュール１０１，１０２よりも高速なクロックで駆動する。 - 特許庁

To provide a clock generator circuit that automatically performs internal generation of deficient clocks in an image processor for pipeline processing and the like.例文帳に追加

パイプライン処理などを行う画像処理装置において、不足分のクロックを内部的に自動生成するクロック発生回路を提供する。 - 特許庁

Second flip-flops 8_1, 8_2 sample the signals received by the input buffers 6_1, 6_2, while using the second clocks synchronized with the signals.例文帳に追加

第２のフリップフロップ８_１，８_２は、各入力バッファ６_１，６_２で受信された各信号をそれらに同期した第２のクロックで取り込む。 - 特許庁

To provide an oscillation circuit of a small layout area, for supplying clocks of a stable clock frequency.例文帳に追加

本発明は、レイアウト面積が小さく、クロック周波数が安定したクロックを供給する発振回路を提供することを課題とする。 - 特許庁

Registers 7-1∼7-q take in the select data 3 according to mutually independent clocks 5-11∼5-1q and output them as select data 8-1∼8-q, respectively.例文帳に追加

レジスタ７ー1〜７-qは互いに独立したクロック５-11〜５-1qに従ってセレクトデータ３を取り込み、それぞれセレクトデータ８-1〜８-qとして出力する。 - 特許庁

A network control apparatus receives present times from the respective image processing devices and calculates a difference of the internal clocks.例文帳に追加

ネットワーク制御装置は、各画像処理装置から現在の時刻を受信し、内部時計のずれを算出する。 - 特許庁

A clocking means 11 clocks elapsed time and outputs defrosting start signals every preset defrosting cycle.例文帳に追加

計時手段１１は、経過時間を計時し、あらかじめ設定された除霜周期ごとに除霜開始信号を出力している。 - 特許庁

The foregoing design enables atomic clocks reducing size and power consumption and maintaining ultra-high vacuum without active pumping.例文帳に追加

前述の設計によって、寸法と電力消費が低減され、能動的なポンプ動作なしに超高真空を維持できる、原子時計が可能となる。 - 特許庁

To perform a receiving operation at a receiver side just for fetching transmitted data at fixed intervals without synchronizing clocks between transmitting and receiving sides.例文帳に追加

送受信間でクロックに同期させることなく、受信装置側では送信されてきたデータを一定の間隔で取り込むだけの受信動作を行なう。 - 特許庁

A phase difference detecting means 42 detects a phase difference between a prescribed clock out of the plurality of the first clocks and the reference clock.例文帳に追加

位相差検出手段４２は複数の第１のクロックの内の所定のクロックと基準クロックとの位相差を検出する。 - 特許庁

A clock distributing means 103 distributes the polyphase clocks CK1-CKn generated by the circuit 102 to the inside of the integrated circuit 101.例文帳に追加

クロック分配手段１０３は、クロック生成回路１０２で生成された多相クロックＣＫ１〜ＣＫｎを集積回路１０１内に分配する。 - 特許庁

The timebase accumulator counter accumulates tick events from the timebase logic between two core clocks.例文帳に追加

タイムベース・アキュムレータ・カウンタは、２つのコア・クロックの間にタイムベース・ロジックからのティック・イベントを累算する。 - 特許庁