「CMP1」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The flip-flop FF is set by an output of the frequency divider circuit 12 and reset by an output of the current comparator CMP1.例文帳に追加

フリップフロップＦＦは、分周回路１２の出力でセットされ、電流比較器ＣＭＰ１の出力でリセットされる。 - 特許庁

Comparison circuits CMP1, CMP2 respectively compare the output voltages of the high-pass filters 12, 13 with the reference voltage Vref.例文帳に追加

比較回路ＣＭＰ１、ＣＭＰ２は、それぞれハイパスフィルタ１２、１３の出力電圧と参照電圧Ｖｒｅｆとを比較する。 - 特許庁

The amplification part 31 is provided with a comparator CMP1, a Pch MOS transistor PMT1, and an Nch MOS transistor NMT1.例文帳に追加

増幅部３１には、コンパレータＣＭＰ１、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１が設けられる。 - 特許庁

The output detection voltage VQD is added to a feedback voltage VFB1 at an adder CB and input into a comparator CMP1.例文帳に追加

取り出した検知電圧ＶＱＤは加算器ＣＢで帰還電圧ＶＦＢ１と加算され、コンパレータＣＭＰ１に入力される。 - 特許庁

A comparator CMP1 compares the charge voltage Vc of the secondary battery 6 with reference voltage Vref1 so as to detect overcharge.例文帳に追加

コンパレータＣＭＰ１は二次電池６の充電電圧Ｖｃを基準電圧Ｖｒｅｆ１と比較して過充電を検出する。 - 特許庁

A first monitoring comparator CMP1 compares the output of the first sample-and-hold circuit SH1 with a predetermined first reference voltage Vr1.例文帳に追加

第１監視コンパレータＣＭＰ１は、第１サンプルホールド回路ＳＨ１の出力を、所定の第１基準電圧Ｖｒ１と比較する。 - 特許庁

The track hold circuit 12 blocks that analog voltage Vin is input in the first comparator CMP1 to the seventh comparator CMP 7 by turning a track hold switch SW-TH off in a correction mode for correcting offset of the first comparator CMP1 to the seventh comparator CMP7.例文帳に追加

トラックホールド回路１２は、第１コンパレータＣＭＰ１〜第７コンパレータＣＭＰ７のオフセットを補正する補正モードでは、トラックホールドスイッチＳＷ−ＴＨをオフすることにより、アナログ電圧Ｖｉｎが第１コンパレータＣＭＰ１〜第７コンパレータＣＭＰ７に入力されることを遮断する。 - 特許庁

Then, a regenerative signal RSG is generated with the compare signal CMP1 as a set signal and with the compare signal CMP2 as a reset signal.例文帳に追加

そして、コンパレート信号ＣＭＰ１をセット信号とし、コンパレート信号ＣＭＰ２をリセット信号として再生信号ＲＳＧが生成される。 - 特許庁

A first comparator CMP1 compares voltages of a node N1 and a node N2, and a second comparator CMP2 compares voltages of a node N3 and a node N4.例文帳に追加

第１コンパレータＣＭＰ１は、ノードＮ１とノードＮ２の電圧を比較し、第２コンパレータＣＭＰ２はノードＮ３とノードＮ４の電圧を比較する。 - 特許庁

The comparator CMP1 compares input correction voltage V_C1 and voltage V_M, and outputs a detection signal of a result to the control circuit 2.例文帳に追加

このコンパレータＣＭＰ１は、入力される補正電圧Ｖ_C1と、電圧Ｖ_Mとを比較し、その結果の検出信号を制御回路２に出力する。 - 特許庁

A noise-deciding circuit 15 varies the reference voltage Vref so as to obtain the comparing results present in the comparing circuits CMP1, CMP2 which are generated at the identical time.例文帳に追加

ノイズ判定回路１５は、参照電圧Ｖｒｅｆを変化させて比較回路ＣＭＰ１、ＣＭＰ２における同一時刻の比較結果を得る。 - 特許庁

A plurality of differential pairs provided, respectively, on the input stage of the plurality of comparators CMP1-CMPn are arranged on a semiconductor substrate contiguously to each other.例文帳に追加

複数のコンパレータＣＭＰ１〜ＣＭＰｎの入力段にそれぞれ設けられた複数の差動対を、半導体基板上に隣接して配置する。 - 特許庁

In the IC (20) for switching power control, which is equipped with a reflux detecting circuit (23) having a comparator (CMP1), or the switching power unit using it, the reference voltage for reflux detection inputted into the comparator (CMP1) or the input offset of the comparator has temperature dependency.例文帳に追加

コンパレータ（ＣＭＰ１）を有する逆流検出回路（２３）を備えたスイッチング電源制御用ＩＣ（２０）もしくはそれを用いたスイッチング電源装置において、コンパレータ（ＣＭＰ１）に入力される逆流検出用の参照電圧もしくはコンパレータの入力オフセットに温度依存性を持たせるようにした。 - 特許庁

The comparator CMP1 decides whether an input voltage VIN is lower than the reference voltage V22, and outputs a signal D1 of high-order bits based on the decision result.例文帳に追加

コンパレータＣＭＰ１は、入力電圧ＶＩＮが基準電圧Ｖ２２よりも低いか高いかを判定し、その判定結果に基づき上位ビットの信号Ｄ１を出力する。 - 特許庁

A comparator CMP1 detects the timing of the charge potentials of the capacitors C1 and C2 becoming equal, and the output signals of flip flop F/F2 descend, synchronizing with it.例文帳に追加

コンパレータＣＭＰ１は、コンデンサＣ１及びＣ２の充電電位が等しくなったタイミングを検出し、それに同期してフリップフロップＦ／Ｆ２の出力信号が立下る。 - 特許庁

An on period of a one-shot pulse PS1 output from the comparator CMP1 is regulated in proportion to the magnitude of the sum of the detection voltage VQD and the feedback voltage VFB1.例文帳に追加

コンパレータＣＭＰ１から出力されるワンショットパルスＰＳ１のオン期間は、検知電圧ＶＱＤと帰還電圧ＶＦＢ１の加算された大きさに比例して調整される。 - 特許庁

The magneto-optical signal RF is differentiated synchronously with a reproducing clock CLK, a differentiated signal RFD is compared at two levels LV1 and LV2, and compare signals CMP1 and CMP2 are generated.例文帳に追加

光磁気信号ＲＦは、再生クロックＣＬＫに同期して微分され、微分信号ＲＦＤは、２つのレベルＬＶ１，２でコンパレートされてコンパレート信号ＣＭＰ１，２が生成される。 - 特許庁

The control unit 3 includes a power supply 11, a current source 12, a comparator CMP1, a resistor R1, and a switch SW1; and controls on/off operation of the Pch power MOS transistor PMT1.例文帳に追加

制御部３は電源１１、電流源１２、コンパレータＣＭＰ１、抵抗Ｒ１、及びスイッチＳＷ１が設けられ、ＰｃｈパワーＭＯＳトランジスタＰＭＴ１のオン・オフ動作を制御する。 - 特許庁

In the circuit protection device, a plurality of first to fourth comparators Cmp1 to Cpm4 determine whether a current detection value VMO exceeds first to fourth reference voltages VREF1 to VREF4.例文帳に追加

複数の第１〜第４コンパレータＣｍｐ１〜Ｃｐｍ４がそれぞれ、電流検出値ＶＭＯが第１〜第４基準電圧ＶＲＥＦ１〜ＶＲＥＦ４を超えたか否かを判定する。 - 特許庁

A select circuit 66 selects one of output signals Vc1, Vc2 of the first and the second comparators CMP1, CMP2 and outputs the same to a signal output terminal T40Z.例文帳に追加

選択回路６６は、第１および第２のコンパレータＣＭＰ１，ＣＭＰ２の出力信号Ｖｃ１，Ｖｃ２の一方を選択して信号出力端子Ｔ４０Ｚに出力する。 - 特許庁

Therefore the circuit 2 changes the duty ratio (pulse width) of a mask signal and supplies the changed duty ratio to the '-' input terminal of a comparator CMP1.例文帳に追加

このため、マスク信号発生回路２は、タイマ回路１からの前記計時情報に基づいてマスク信号のデューティー比（パルス幅）を可変し、これをコンパレータＣＭＰ１の“−”入力端子に供給する。 - 特許庁

A first comparator CMP1 stops switching operation of the switching transistor M1 when the voltage drop V_R1 of the first detection resistance R1 exceeds the first threshold voltage V_TH1.例文帳に追加

第１コンパレータＣＭＰ１は、第１検出抵抗Ｒ１の電圧降下Ｖ_Ｒ１が第１しきい値電圧Ｖ_ＴＨ１を超えると、スイッチングトランジスタＭ１のスイッチング動作を停止させる。 - 特許庁

A current comparator CMP1 outputs a reset signal of a flip-flop FF when a collector current of a transistor Q1 exceeds a value of predetermined (R1/R2) times a current value of the current source I1.例文帳に追加

電流比較器ＣＭＰ１は、電流源Ｉ1 の電流値の所定数（Ｒ１／Ｒ２）倍に対して、トランジスタＱ１のコレクタ電流が上回るとフリップフロップＦＦのリセット信号を出力する。 - 特許庁

The ΔΣ modulation circuit is provided with two quantizers CMP1, CMP2 that quantize an output of an integration device.adder group 25, and a reference value setting circuit 27 continuously changes the quantization reference values Vref1, Vref2.例文帳に追加

積分器・加算器群２５の出力を量子化する量子化器をＣＭＰ１，ＣＭＰ２の２つ設け、それらの量子化基準値Ｖｒｅｆ１，Ｖｒｅｆ２を、基準値設定回路２７によって連続変化可能とする。 - 特許庁

The capacitor C1 is also charged/discharged with currents of current sources 113, 114 and generates a triangular wave signal which is oscillated between a first threshold voltage and a second threshold voltage of a comparator CMP1.例文帳に追加

コンデンサＣ１は、電流源１１３，１１４の電流によっても充放電され、コンパレータＣＭＰ１の第１の閾値電圧と第２の閾値電圧との間で発振する三角波信号を生成する。 - 特許庁

A plurality of comparators CMP1-CMPn compare the reference voltage Vref with the plurality of division voltages Vd1-Vdn produced by the plurality of pairs of voltage division resistor RP1-RPn, respectively.例文帳に追加

複数のコンパレータＣＭＰ１〜ＣＭＰｎは、基準電圧Ｖｒｅｆを、複数の分圧抵抗対ＲＰ１〜ＲＰｎにより生成された複数の分割電圧Ｖｄ１〜Ｖｄｎとそれぞれ比較する。 - 特許庁

This AD converter 100 has: a track hold circuit 12; a constant voltage source 14; a threshold voltage selection circuit 16; a first comparator CMP1 to a seventh comparator CMP7; an encoder 22 and a reference voltage output circuit 24.例文帳に追加

ＡＤ変換器１００は、トラックホールド回路１２と、定電圧源１４と、しきい値電圧選択回路１６と、第１コンパレータＣＭＰ１〜第７コンパレータＣＭＰ７と、エンコーダ２２と、基準電圧出力回路２４とを備える。 - 特許庁

A feedback voltage Vb resistively divided by the resistors R4, R5 provided between the low potential side power supply Vss and a drain of the Pch MOS transistor PMT3 is output to a (+) port of the comparator CMP1.例文帳に追加

Ｐｃｈ ＭＯＳトランジスタＰＭＴ３のドレインと低電位側電源Ｖｓｓの間に設けられた抵抗Ｒ４及びＲ５で抵抗分割された帰還電圧Ｖｂが、コンパレータＣＭＰ１の（＋）ポートに出力される。 - 特許庁

The conventional binary ΔΣ. modulation can be realized by using the quantization reference values Vref1, Vref2 in common so as to attain a general-purpose integrated circuit in addition to tri-state ΔΣmodulation employing the two quantizers CMP1, CMP2.例文帳に追加

また、２つの量子化器ＣＭＰ１，ＣＭＰ２を用いる３値ΔΣ変調以外に、量子化基準値Ｖｒｅｆ１，Ｖｒｅｆ２を共通化することによって、従来の２値ΔΣ変調を実現し、集積回路を汎用化できる。 - 特許庁

A time duration is formed from the state that the capacitor C1 is discharged, charging is performed by the first current source M5, and the capacitor reaches the reference voltage; to the state that the output of the comparison circuit CMP1 is inverted.例文帳に追加

コンデンサＣ１を放電した状態から、前記第１の電流源Ｍ５により充電を行い、コンデンサＣ１が基準電圧に達し、比較回路ＣＭＰ１の出力が反転するまでの時間を生成する。 - 特許庁

A feedback voltage Va resistively divided by the resistors R1, R2 provided between a low potential side power supply Vss and a drain of the Pch MOS transistor PMT2 is output to a (-) port on an input side of the comparator CMP1.例文帳に追加

Ｐｃｈ ＭＯＳトランジスタＰＭＴ２のドレインと低電位側電源Ｖｓｓの間に設けられた抵抗Ｒ１及びＲ２で抵抗分割された帰還電圧Ｖａが、コンパレータＣＭＰ１の入力側の（−）ポートに出力される。 - 特許庁

A differential amplifier circuit cmp1 compares the potential in01 of the node (a) with reference potential Vref and gives such a control signal as to make the potential in01 of the node (a) equal to the reference potential Vref to the gate of the transistor P01.例文帳に追加

差動増幅回路ｃｍｐ１は、ノードａの電位ｉｎ０１と基準電位Ｖｒｅｆを比較し、ノードａの電位ｉｎ０１が基準電位Ｖｒｅｆに等しくなるような制御信号をＭＯＳトランジスタＰ０１のゲートに与える。 - 特許庁

A control signal generator 30 generates a control voltage Vcont which has a level matched to timing between the edge of a periodic signal FG synchronized with the rotation of the motor and the edge of a comparative signal S2 output from the first comparator CMP1.例文帳に追加

制御信号生成部３０は、モータの回転と同期した周期信号ＦＧのエッジと、第１コンパレータＣＭＰ１から出力される比較信号Ｓ２のエッジのタイミングに応じたレベルを有する制御電圧Ｖｃｏｎｔを生成する。 - 特許庁

The device compares a detected current I1 detected with an ammeter 15, with a preset threshold current Iref by a comparator CMP1; and when the detected current I1 has reached a threshold Iref, it breaks the semiconductor switch 11 so as to protect the load circuit.例文帳に追加

電流計１５で検出された検出電流Ｉ１と、予め設定した閾値電流ＩrefをコンパレータＣＭＰ１で比較し、検出電流Ｉ１が閾値電流Ｉrefに達した場合に、半導体スイッチ１１を遮断して負荷回路を保護する。 - 特許庁

Gates NOR1 and NOR2 input command signals Vin / and Vin and the state detection signals from the comparators CMP2 and CMP1 and turn on the transistors Q3 and Q4 only when the command signal and state detection signals both go down to the low level.例文帳に追加

ゲートＮＯＲ１、ＮＯＲ２は、それぞれ指令信号Ｖin／、ＶinとコンパレータＣＭＰ２、ＣＭＰ１からの状態検出信号とを入力し、指令信号と状態検出信号とがともにロウレベルになった時だけトランジスタＱ３、Ｑ４をオンさせる。 - 特許庁

A timing controller 200 included in a commutation controller has a first comparator 602 (a first hysteresis comparator CMP1), a peak-and-hold circuit 604, a second comparator 606 (a second hysteresis comparator CMP2), and an output circuit 608.例文帳に追加

整流制御装置に含まれるタイミング制御回路２００は、第１のコンパレータ６０２（第１のヒステリシスコンパレータＣＭＰ１）と、ピークホールド回路６０４と、第２のコンパレータ６０６（第２のヒステリシスコンパレータＣＭＰ２）と、出力回路６０８と、を有する。 - 特許庁

A comparison circuit CMP1 outputs reset signal of 'H' level, if a comparison value A agrees with the count value to a flip-flop F/F, while a comparing circuit CMP2 outputs a set signal of 'H' level, if a comparison value B agrees with the count value.例文帳に追加

比較回路ＣＭＰ１は、比較値Ａと前記計数値とが一致した場合は「Ｈ」レベルのリセット信号を、比較回路ＣＭＰ２は、比較値Ｂと前記計数値とが一致した場合は「Ｈ」レベルのセット信号をフリップフロップＦ／Ｆに出力する。 - 特許庁

In the power supply device, since a semiconductor device T1 is insulated before a voltage V1 at the drain of the semiconductor device T1 drops below the lowest in-phase input voltage of a comparator CMP1, a load circuit is reliably protected.例文帳に追加

本発明の電力供給装置では、半導体素子Ｔ１のドレインの電圧Ｖ１が、コンパレータＣＭＰ１の同相入力最低電圧を下回る前に半導体素子Ｔ１を遮断するので、負荷回路を確実に保護することができる。 - 特許庁

A first comparator CMP1 is so constructed that an input transistor is formed by a P-type MOS transistor, +side input terminal is connected to a signal input terminal T40A through an N-type MOS transistor 61N, and a first reference signal Sref1 is supplied to -side input terminal.例文帳に追加

第１のコンパレータＣＭＰ１は、入力トランジスタがＰ型ＭＯＳトランジスタで構成され、＋側入力端子がＮ型ＭＯＳトランジスタ６１Ｎを介して信号入力端子Ｔ４０Ａに接続され、−側入力端子には第１の基準信号Ｓref1が供給される。 - 特許庁

The voltage (V1-V2)becomes larger than the between terminal voltage VDS of the FET (T1) because of existence of voltage drop caused by the resistance Rp of the copper foil pattern 4, consequently the affection caused by the offset voltage Voff of the comparator CMP1 can be reduced.例文帳に追加

この際、銅箔パターン４が有する抵抗Ｒｐによる電圧降下分が存在するので、電圧（Ｖ１−Ｖ２）はＦＥＴ（Ｔ１）の端子間電圧ＶDSよりも大きくなり、結果として、比較器ＣＭＰ１が有するオフセット電圧Ｖoffによる影響を低減することができる。 - 特許庁

A comparator Cmp1 has a differential amplification input stage composed of an Nch transistor, compares a potential difference between both ends of the element R3 with a potential difference between the connecting point of the elements R1 and R2 and the ground, and controls the PTrP1, when the former is larger, so as to limit the value of the load current.例文帳に追加

比較器Ｃｍｐ１は、差動増幅入力段がＮｃｈトランジスタで構成され、抵抗素子Ｒ３の両端間の電位差と、抵抗素子Ｒ１、Ｒ２の接続点と接地間の電位差とを比較し、前者が大きい場合に、負荷電流の値を制限するようにＰＴｒＰ１を制御する。 - 特許庁

When the state value stored in the register REG2 becomes unmatched with the normal end value stored in the register REG1, a comparative circuit CMP1 outputs an abnormality signal NG, and the sequence controller SC1 transmits an interruption request to a CPU 4 to interrupt the data transfer.例文帳に追加

レジスターＲＥＧ２に格納した状態値がレジスターＲＥＧ１に格納した正常終了値と不一致になると、比較回路ＣＭＰ１は異常信号ＮＧを出力し、シーケンス・コントローラＳＣ１はＣＰＵ４に割込み要求を発してデータ転送を中断させる。 - 特許庁

The voltage (V1-V2) as the over current determination voltage between the point P2 on the copper foil pattern 4 connected with the source of the FET (T1) for switching and the drain P1 of the FET (T1) is supplied to the input terminal of the comparator CMP1 for comparing with the reference voltage V3.例文帳に追加

スイッチング用のＦＥＴ（Ｔ１）のソースに接続された銅箔パターン４の所定点Ｐ２と、該ＦＥＴ（Ｔ１）のドレインＰ１との間の電圧（Ｖ１−Ｖ２）を過電流判定電圧として、比較器ＣＭＰ１の入力端子に供給し、基準電圧Ｖ３と比較する。 - 特許庁

Comparators CMP1 and CMP2 compare the base-emitter voltages of transistors Q3 and Q4 of final stages constituting of push-pull circuits respectively with reference voltages VR1 and VR2 and output state detection signals which go down to a low level when the transistors Q3 and Q4 turn off.例文帳に追加

コンパレータＣＭＰ１、ＣＭＰ２は、それぞれプッシュプル回路を構成する最終段のトランジスタＱ３、Ｑ４のベースエミッタ間電圧と基準電圧ＶＲ１、ＶＲ２とを比較して、各トランジスタＱ３、Ｑ４がオフした時にロウレベルとなる状態検出信号を出力する。 - 特許庁

The time delay inspection circuit is provided with an integrating capacitor C1; a first current source M5 for charging the capacitor C1; a discharging means M7 for discharging charge of the capacitor C1; and a comparison circuit CMP1 which compares a voltage of the capacitor with a reference voltage, and inverts an output when the voltage of the capacitor reaches the reference voltage.例文帳に追加

積分コンデンサＣ１と、このコンデンサＣ１を充電する第１の電流源Ｍ５と、コンデンサＣ１の電荷を放電する放電手段Ｍ７と、コンデンサの電圧と基準電圧を比較し、コンデンサの電圧が前記基準電圧に達したときに出力を反転する比較回路ＣＭＰ１を備える。 - 特許庁