「Cgd」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Thus, capacity Cgd between the gate and the drain can be reduced.例文帳に追加

低濃度不純物領域の不純物濃度をｎ−型半導体層より低くすることにより、ゲート−ドレイン間容量Ｃｇｄを低減することができる。 - 特許庁

The overlapped area between the gate pattern having the opening and the drain is kept so as not to change the capacitance (Cgd) between the gate and drain.例文帳に追加

開口部を備えたゲートパターンとドレインの間の重複領域は、ゲート−ドレイン間の容量（Ｃｇｄ）を変化させないように保持できる。 - 特許庁

To provide a semiconductor device which has a new structure of a MOSFET wherein tradeoff relationship between Cgd/Cgs and state-on resistance is improved.例文帳に追加

Ｃｇｄ／Ｃｇｓとオン抵抗とのトレードオフ関係を改善したＭＯＳＦＥＴの新規構造を有する半導体装置を提供することを目的とする。 - 特許庁

Capacitances (Cgd) between gate and drain lines of transistor steps on the side near to a data line are increased and those on the side near to a pixel electrode are decreased in the multi-gate type transistor.例文帳に追加

マルチゲート・トランジスターにおいてデータ線に近い側のトランジスター段のゲート・ドレイン間容量（Ｃｇｄ）を多く、画素電極に近い側を少なくする。 - 特許庁

The pixel circuit 2 has an additional capacitor Cgd and a switching transistor Tr6 connected between the gate G and the drain D of a drive transistor Trd.例文帳に追加

画素回路２は、ドライブトランジスタＴｒｄのゲートＧとドレインＤの間に接続された付加容量Ｃｇｄ及びスイッチングトランジスタＴｒ６を備えている。 - 特許庁

It is then heat treated at 600°C for 12 hours in a nitrogen atmosphere in order to crystallize the a-Si film 12a thus forming a CGD film 13.例文帳に追加

そして、窒素雰囲気中にて６００℃、１２時間の加熱処理を行って、ａ−Ｓｉ膜１２ａを結晶化して、ＣＧＳ膜１３を形成する。 - 特許庁

At this time, a charge extracting current IH is caused to flow in a path from a power line 4 to a power line 5 through the MOSFET 13, a gate-drain capacitor Cgd of the MOSFET 13, and a MOSFE 24, and the gate-drain capacitor Cgd of the MOSFE 13 is discharged in a certain time independently of the supply voltage VB.例文帳に追加

このとき、電源線４からＭＯＳＦＥＴ１３、ＭＯＳＦＥＴ１３のゲート・ドレイン間容量ＣgdおよびＭＯＳＦＥＴ２４を介して電源線５に至る経路で電荷引き抜き電流ＩＨが流れ、電源電圧ＶＢによらず一定時間でＭＯＳＦＥＴ１３のゲート・ドレイン間容量Ｃgdの放電が行われる。 - 特許庁

To provide a thin-film transistor structure for improving the problem generated by feed-through effect or by the coupling capacity(Cgd) being too large, by reducing the conjunction capacity(Dgd).例文帳に追加

接合容量（Ｃｇｄ）を減少し、フィードスルー効果、又は接合容量（Ｃｇｄ）が大き過ぎることで生じる問題を改善できる薄膜トランジスタ構造を提供する。 - 特許庁

To provide an array substrate for a liquid crystal display device in a new structure, which has improved numerical aperture, sufficient auxiliary capacity, high-speed operating characteristics, and small variations in Cgd.例文帳に追加

開口率向上と共に十分な補助容量確保、速い作動特性そしてＣ_ｇｄの変動量が少ない新しい構造の液晶表示装置用アレイ基板を提供する。 - 特許庁

Consequently, gate-drain overlapping capacitors Cgd in the boundary region BA is gradually modified and thereby differences in feedthrough voltage are decreased to suppress the shot mura phenomenon.例文帳に追加

これにより、境界領域ＢＡのゲート−ドレイン重複のコンデンサＣｇｄは、徐々に変化し、フィードスルー電圧の差を減少させて、ｓｈｏｔ ｍｕｒａ現象が抑制される。 - 特許庁

To design shapes of a gate electrode and a drain electrode into a new structure, to miniaturize parasitic capacity CGD between the drain electrode and the gate electrode and to provide a liquid crystal panel of high picture quality.例文帳に追加

ゲート電極とドレーン電極の形状を新しい構造に設計して、ドレーン電極とゲート電極間の寄生容量Ｃ_GDを最小化し高画質の液晶パネルを提供する。 - 特許庁

At least one end side of a semiconductor layer 14a is arranged outside a region for forming the parasitic capacitance Cgd while one end side separates from the end side of the region for forming the parasitic capacitance Cgd, by not less than the distance of tolerance Δe in the relative position deviation of the gate electrode 14G, the semiconductor layer 14a, a source electrode 14S, and the drain electrode 14D.例文帳に追加

この半導体層１４ａの少なくとも一端辺を、前記寄生容量Ｃｇｄを形成する領域の端辺から、ゲート電極１４Ｇ、半導体層１４ａ、ソース電極１４Ｓおよびドレイン電極１４Ｄの相対的な位置ずれの許容誤差Δｅの距離よりも離れて、前記寄生容量Ｃｇｄを形成する領域の外側に配置する。 - 特許庁

A gate-to-drain, Cgd, feedback capacitances of the first and second input MOS transistors are neutralized by respective gate-to-source, Cgs, capacitances in the two neutralizing MOS transistors (MN1, MN2).例文帳に追加

第１および第２の入力ＭＯＳトランジスタのゲートドレインＣｇｄである帰還キャパシタンスを、２つの中和ＭＯＳトランジスタ（ＭＮ１，ＭＮ２）のそれぞれのゲートソースＣｇｓキャパシタンスにより中和する。 - 特許庁

The capacity Cgd between the gate and the drain is adjusted by transistor size and a gate pattern, the auxiliary capacity Ccs is adjusted by Cs area and insulation film thickness and the liquid crystal capacity Clc is adjusted by an electrode area.例文帳に追加

ゲート−ドレイン間容量Ｃｇｄはトランジスタサイズやゲートパターンで調整され、補助容量ＣｃｓはＣｓ面積や絶縁膜厚で調整され、液晶容量Ｃｌｃは電極面積で調整される。 - 特許庁

This can make both on-resistance (Ron) and feedback capacitance (Cgd) smaller; thereby, an RF power module composed of a silicon power MOSFET as an amplifier element can be down-sized and improved in power addition efficiency.例文帳に追加

これにより、オン抵抗（Ｒｏｎ）と帰還容量（Ｃｇｄ）を共に小さくすることができるので、増幅素子をシリコンパワーＭＯＳＦＥＴで構成したＲＦパワーモジュールの小型化と電力付加効率の向上を図ることができる。 - 特許庁

When an auxiliary capacitor 241 is provided between the gate (g) and drain (d) of a driving transistor 32 in a pixel 201 of an EL panel, it is equivalently considered that a parasitic capacitor Cgd generated between the gate and drain of the driving transistor 32 increases.例文帳に追加

ELパネルの画素２０１において、駆動用トランジスタ３２のゲートｇとドレインｄとの間に補助容量２４１を設けた場合、駆動用トランジスタ３２のゲート‐ドレイン間に発生する寄生容量Ｃｇｄが大となることと等しい。 - 特許庁

Since this leads to reduction of both on-resistance (Ron) and feedback capacitance (Cgd), the RF power module having an amplifier device constituted of a silicon power MOSFET is made in small and has an improved power adding efficiency.例文帳に追加

これにより、オン抵抗（Ｒｏｎ）と帰還容量（Ｃｇｄ）を共に小さくすることができるので、増幅素子をシリコンパワーＭＯＳＦＥＴで構成したＲＦパワーモジュールの小型化と電力付加効率の向上を図ることができる。 - 特許庁

Therefore, even if the pixel electrodes 15a and 15b shift from the pixel electrode 15a, for example, to left upper parts, the capacities (cgd+cdgo) between the scanning signal lines and pixel electrodes become equal at both the pixel parts 14a and 14b.例文帳に追加

したがって、走査信号線１１ａ，１１ｂに対して画素電極１５ａ，１５ｂが例えば左上にずれて形成された場合にも、両画素部１４ａ，１４ｂにおいて走査信号線−画素電極間の容量（ｃｇｄ＋ｃｄｇｏ）は等しくなる。 - 特許庁

The resistors R6, R7, R15, R16, R23, R24 change phases of voltages Vgs, Vgd applied to a gate-source capacitance Cgs and a gate-drain capacitance Cgd in the transistors Qtx1 to Qtx4, Qrx1 to reduce a harmonic distortion amount thereby.例文帳に追加

これら抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４は、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１におけるゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄにかかる電圧Ｖｇｓ，Ｖｇｄの位相が変化させ、それにより高調波歪み量を低減させる。 - 特許庁

On the active matrix substrate 1, where a TFT 14 is connected to each picture element electrode 16 arranged on a transparent substrate in a matrix, the parasitic capacitance Cgd is formed by a region, where the gate electrode 14G overlaps with the drain electrode 14D, and the periphery region.例文帳に追加

透明基板上にマトリクス状に配置された各絵素電極１６にＴＦＴ１４が接続されたアクティブマトリクス基板１において、ゲート電極１４Ｇとドレイン電極１４Ｄとが重なり合う領域およびその周縁領域とによって寄生容量Ｃｇｄが形成される。 - 特許庁

In the equivalent circuit model of a field effect transistor used for a power converting circuit, the capacitance Cgs between the gate and the source, the capacitance Cgd between the gate and the drain, and the channel current source Ich are extracted from the switching waveform in the inductive load of the field effect transistor.例文帳に追加

電力変換回路に用いられる電界効果型トランジスタの等価回路モデルにおいて、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈを、電界効果型トランジスタの誘導性負荷におけるスイッチング波形から抽出する。 - 特許庁

The selector 29 selects a density setting value CGD of a trace pattern at a pixel position denoting the trace pattern within a trace pattern addition area or selects the contour density threshold CPSM at a pixel position of a contour surrounding the trace pattern within the trace pattern addition area or selects the original image data VDATA in other cases.例文帳に追加

セレクタ２９は追跡パターン付加領域内であって追跡パターンを示す画素位置で追跡パターンの濃度設定値ＣＧＤを選択し、追跡パターン付加領域内であって追跡パターンを囲む輪郭の画素位置で輪郭濃度閾値ＣＰＳＭを選択し、他の場合にオリジナル画像データＶＤＡＴＡを選択する。 - 特許庁

An additional capacitor Cgd is provided between the gate G and the drain D of the driving transistor Trd, and a rise in drain voltage accompanying correcting operation is coupled to the gate to shorten the time needed for mobility correction with an image signal of a low gradation, thereby making mobility correction times of all the gradations uniform.例文帳に追加

ドライブトランジスタＴｒｄのゲートＧとドレインＤの間に接続された付加容量Ｃｇｄを備えており、補正動作に伴って生じるドレイン電圧の上昇をゲートにカップリングし、以って低階調の映像信号での移動度補正に必要な時間を短縮し、これにより全階調での移動度補正時間を均一化する。 - 特許庁

The nonvolatile semiconductor memory device is constituted of a memory sub-array with a memory cell unit, constituted of a series connection of a memory cell with one floating gate and one select transistor and a transistor, wherein the gate oxide film of a gate line driving transistor STD of a select transistor is thinner than a gate oxide film of a control gate line driving transistor CGD.例文帳に追加

１個の浮遊ゲートを持つメモリセルと１個のセレクトトランジスタとの直列接続から構成されるメモリセルユニットを有するメモリサブアレイと、セレクトトランジスタのゲート線駆動用トランジスタＳＴＤのゲート酸化膜厚の方が、コントロールゲート線駆動用トランジスタＣＧＤのゲート酸化膜厚よりも薄いトランジスタで構成される不揮発性半導体記憶装置である。 - 特許庁