「DUAL PORT RAM」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

COLLISION DETECTION FOR DUAL PORT RAM OPERATION OF MICROCONTROLLER例文帳に追加

マイクロコントローラのデュアルポートＲＡＭ動作用の衝突検出 - 特許庁

To speed up a filter computation processing without using a dual port RAM.例文帳に追加

デュアルポートＲＡＭを使用せずにフィルタ演算処理の高速化を図る。 - 特許庁

To eliminate the necessity of using a high speed dual port RAM and to prevent increase in power consumption accompanying the use of the dual port RAM in a two-dimensional discrete cosine transform system.例文帳に追加

２次元離散コサイン変換装置において、高速なデュアルポートＲＡＭの使用を不要とするとともに、それに伴う消費電力の増大を防止する。 - 特許庁

To provide a dual port RAM access control circuit which transfers data at a high speed without any competition to the signal transferred from two processors when accessing a dual port RAM.例文帳に追加

デュアルポートＲＡＭにアクセスする場合、２つのプロセッサから転送されてくる信号に対して、競合が無く、かつデータ転送を高速に行う。 - 特許庁

The memory section 17 is a dual port RAM that has a storage capacity by 3 cells.例文帳に追加

このメモリ部１７は、３セル分の記憶容量のデュアルポートＲＡＭである。 - 特許庁

In the same period, the 8-bit data are read from a port 1 and a port 2 of a dual RAM 105 during the same period.例文帳に追加

同じ周期に、８ビットのデータをデュアルポートＲＡＭ１０５のポート１及びポート２から読み出す。 - 特許庁

Display information generated by a computer 1 is written to a dual-port RAM 2 from its one port.例文帳に追加

コンピュータ１により生成した表示情報をその一方のポートからデュアルポートＲＡＭ２へ書き込む。 - 特許庁

A part of a control program of the CPU 1 is temporarily transferred to the areas from the dual port RAM 8-1 for Y (yellow) to the dual port RAM 8-3 for C (cyan) to be stored therein.例文帳に追加

ＣＰＵ１の制御プログラムの一部を、Ｙ（イエロ）用のデュアルポートＲＡＭＲＡＭ８−１〜Ｃ（シアン）用のデュアルポートＲＡＭ８−３に一時的に転送して記憶する。 - 特許庁

A one-block portion of data is stored in a dual port RAM 20 and is read out in a prescribed order.例文帳に追加

デュアルポートＲＡＭ２０に１ブロック分のデータを格納し、所定の順序で読み出す。 - 特許庁

The apparatus is configured to have a dual-port RAM 3, having a plurality of input/output terminals of data, and a histogram producing unit 2 for producing a histogram of input date by using the dual-port RAM 3.例文帳に追加

データの入出力端子を複数有するデュアルポートＲＡＭ３と、デュアルポートＲＡＭ３を使用して、入力データのヒストグラムを作成するヒストグラム生成部２とを有する構成としている。 - 特許庁

The CPU of each control panel realizes the function of its own control panel and performs data transfer between the dual port RAM in the post stage control panel and the dual port RAM in its own control panel.例文帳に追加

各操作パネルのＣＰＵは、自操作パネルの機能を実現するとともに、後段の操作パネル内のデュアルポートＲＡＭと自操作パネル内のデュアルポートＲＡＭとの間のデータ転送を行う。 - 特許庁

For the data control between each processor and the dual port RAM, the signal to access the dual port RAM by a latch circuit 60 is used for the control signal for temporarily saving or transferring data.例文帳に追加

各プロセッサとデュアルポートＲＡＭ間のデータ制御については、ラッチ回路６０でデュアルポートＲＡＭをアクセスする信号を制御信号として使用し、データの一時蓄積やデータの転送を行う。 - 特許庁

Input data 109 are successively written in a dual port RAM 8 by individual circuit operation on the write side.例文帳に追加

書き込み側の各回路動作により入力データ１０９を順次デュアルポートＲＡＭ８に書き込む。 - 特許庁

The time switch has dual port RAM 104, 105 with a capacity of one period (frame) for data memories.例文帳に追加

データメモリとして、１周期（フレーム）分深さの容量を持つデュアルポートＲＡＭ１０４、１０５を有する。 - 特許庁

A dual port RAM 13 holds the current distribution volume of resources in an A face about each of the distribution numbers.例文帳に追加

デュアルポートＲＡＭ１３は各配分番号について現在の資源の配分量をＡ面に保持する。 - 特許庁

A parameter list is transferred between a PC unit and a video processing unit VPU through a dual port DP RAM.例文帳に追加

ＰＣユニット１とＶＰＵ２との間でＤＰＲＡＭ４１を通してパラメータリストの転送を行う。 - 特許庁

To solve a problem wherein a circuit scale is increased by arranging a dual port RAM between each-two units in all thereof for transferring a data, in a direct access.例文帳に追加

ダイレクトメモリアクセスにおいて、データ転送が行われる全ての二つのユニット間にデュアルポートRAMを配置することは、回路規模の増加につながる。 - 特許庁

The RAM area setting unit 42 determines a maximum count value of an address counter 55 to set the amount of data to be taken out of the dual-port RAM 51.例文帳に追加

ＲＡＭ領域設定部４２はアドレスカウンタ５５の最大カウント値を決定し、デュアルポートＲＡＭ５１から取出すデータ量を設定する。 - 特許庁

To provide a dual port RAM which can perform a self-test by clock signals having two different timing.例文帳に追加

２つの異なるタイミングのクロック信号によって自己試験を行うことができるデュアルポートＲＡＭを提供する。 - 特許庁

Preferably a buffer consisting of a 32K-word RAM for one bank, six dual port 16-word FIFOs and a related sequence logic 30 is provided.例文帳に追加

本発明の好ましい実施態様によれば、1バンクの32KワードRAM(14)、6つのデュアルポート16ワードFIFO(23-28)、及び関連するシーケンスロジック(30)からなるバッファが提供される。 - 特許庁

Each logic block is configurable to perform product term functions and memory functions, such as RAM, dual-port RAM, ROM, CAM, FIFO, and a switch.例文帳に追加

各ロジックブロックは、ＲＡＭ、デュアルポートＲＡＭ、ＲＯＭ、ＣＡＭ、ＦＩＦＯおよびスイッチのような、積項ロジック機能およびメモリ機能を行なうよう構成可能である。 - 特許庁

A delay control circuit 50 transfers the signal to the dual port RAM without any delay regarding the processor firstly accessed based on the control signal, and transfers the signal to the dual port RAM through the delay regarding the secondly accessed processor.例文帳に追加

遅延制御回路５０は、制御信号を元に先にアクセスしたプロセッサに関しては、遅延無しでデュアルポートＲＡＭに信号を転送し、後からアクセスしたプロセッサに関しては遅延させてデュアルポートＲＡＭに信号を転送する。 - 特許庁

The write is switched to the dual port RAM 105 and the read operation is switched to the dual port RAM 104 under the control of a read/write section 106 for a succeeding period (frame) and a series of operations is switched by each period (frame).例文帳に追加

次の周期（フレーム）において、読み書き切り替え部１０６の制御により、書き込み動作をデュアルポートＲＡＭ１０５に、読み出し動作をデュアルポートＲＡＭ１０４に切り替え、これら一連の動作を周期（フレーム）毎に切り替える。 - 特許庁

High-order bytes of 16-bit of 16-bit parallel input data 108 are sequentially written to a port 1 and low-order bytes of 16-bit are written to a port 2 of the dual port RAM 104.例文帳に追加

１６ビットのパラレル（並列）の入力データ１０８を順番に、デュアルポートＲＡＭ１０４に対して、１６ビットの上位バイトをポート１に、下位バイトをポート２に書き込む。 - 特許庁

Also, when a power source is turned on, storage contents of the non-volatile memory 37 are automatically fetched to the dual port RAM 41.例文帳に追加

また、電源がオンになったとき、不揮発性メモリ３７の記憶内容を自動的にデュアルポートラム４１に取り込む。 - 特許庁

A latch 20 latches data RDATA read from a dual port RAM 10 and further a latch 22 latches the data RDATA.例文帳に追加

デュアルポートＲＡＭ１０から読み出したデータＲＤＡＴＡをラッチ２０によりラッチし、更にラッチ２２によりラッチする。 - 特許庁

The memory section 1 stops reading from the dual port RAM by an alarm signal 106 from the read address generating section 3.例文帳に追加

メモリ部１はリードアドレス生成部３からの警報信号１０６によってデュアルポートＲＡＭに対するリードを停止する。 - 特許庁

The USB data inputted from a PC 1 are transferred through an SIE 2 to a Dual-Port RAM 3 by hardware and the USB data stored in the Dual-Port RAM 3 are transferred to the storage device 4 by a CPU 6.例文帳に追加

ＰＣ１から入力したＵＳＢデータをＳＩＥ２を介してＤｕａｒ−Ｐｏｒｔ ＲＡＭ３にハードウエアで転送し、Ｄｕａｒ−Ｐｏｒｔ ＲＡＭ３に格納したＵＳＢデータをＣＰＵ６により記憶装置４へ転送する。 - 特許庁

A coefficient address generating section 202 receiving an orthogonal base-band signal 201 calculates an address of a DP RAM(dual port RAM) 203, and the address is fed to the DP RAM 203 as an address of a compensation coefficient table.例文帳に追加

直交ベースバンド信号２０１から係数アドレス生成部２０２にてＤＰＲＡＭ２０３へのアドレスが計算され、そのアドレスは補償係数テーブルのアドレスとしてＤＰＲＡＭ２０３へ送られる。 - 特許庁

The memory control circuit 42 writes data written in the dual port RAM 41 by the whole control CPU 21 in a non-volatile memory 37.例文帳に追加

メモリ制御回路４２は、全体制御ＣＰＵ２１がデュアルポートラム４１に書き込んだデータを不揮発性メモリ３７に書き込む。 - 特許庁

To correctly read out a data signal when two CPU perform reading from or writing to a dual port RAM at the same timing.例文帳に追加

２つのＣＰＵがデュアルポートＲＡＭに同じタイミングで読出し又は書込みを行う場合に、データ信号を正しく読出すこと。 - 特許庁

To increase the types of transmissible data in a system in which the data are transmitted between processors through a dual port RAM.例文帳に追加

プロセッサ間でデュアルポートＲＡＭを介してデータの伝送を行なうシステムにおいて、伝送可能なデータ種類を増加させる。 - 特許庁

The communication speed setting unit 41 specifies a clock to be selected by a clock selector 52 to determine the operation speed of the dual-port RAM 51.例文帳に追加

通信速度設定部４１はクロックセレクタ５２で選択するクロックを指定し、デュアルポートＲＡＭ５１の動作速度を決定する。 - 特許庁

Moreover, the size of the working memory area in the dual port RAM may be readily adjusted by changing the working memory information.例文帳に追加

また、ワーキングメモリ情報の変更によってデュアルポートＲＡＭ内のワーキングメモリ領域のサイズを容易に調節することができる。 - 特許庁

Data stored in the RAM 18 can be transferred to a CPU 32 of the facsimile equipment main body 31 through a dual port RAM 21 by the control of the CPU 12.例文帳に追加

また、ＲＡＭ１８に格納されているデータは、ＣＰＵ１２の制御によりデュアルポートＲＡＭ２１を介してファクシミリ装置本体部３１のＣＰＵ３２に転送できる。 - 特許庁

For example, a control panel 11 for control panels 11-1N is provided with a CPU 21, a dual port RAM 22, and connectors 23 and 24 or the like.例文帳に追加

操作パネル１１〜１Ｎにおいて、例えば操作パネル１１のようにＣＰＵ２１、デュアルポートＲＡＭ２２、コネクタ２３，２４などを設ける。 - 特許庁

Thus, plane switching and address switching of the dual port RAM 8 on the read side are performed by the unit of time slot without waiting the write end of the input data 109 in the unit of frame and data are read out of the dual port RAM 8 in the unit of time slot data of output data 209.例文帳に追加

これにより、入力データ１０９のフレーム単位での書き込み終了を待たずに、読み出し側でのデュアルポートＲＡＭ８の面切り替えとアドレス切り替えをタイムスロット単位で行い、デュアルポートＲＡＭ８からのデータ読み出しを出力データ２０９のタイムスロットデータ単位に行う。 - 特許庁

The histogram producing unit 2 can easily produce the histogram, relating to data to be inputted continuously, since write data is produced so as to be securely written into the dual port RAM 3, even if the data to be inputted continuously is data designating the same address of the dual-port RAM 3.例文帳に追加

また、ヒストグラム作成部２は、連続して入力されるデータが、デュアルポートＲＡＭ３の同一アドレスを指定するデータであっても、デュアルポートＲＡＭ３に正確にデータを書き込むようにライトデータを作成するので、連続して入力されるデータに対しても容易にヒストグラムを作成することができる。 - 特許庁

Crossconnect and path protection are simultaneously implemented by controlling read addresses in the same dual port RAM, so that a circuit is simplified.例文帳に追加

クロスコネクトおよびパスプロテクションを同一のＤＭにて、読み出しのアドレスを制御することで同時に実現することで回路の簡略化を図る。 - 特許庁

To provide a memory access circuit for dual port RAM, whose circuit scale is small and that prevents the competition of access without affecting processing time.例文帳に追加

回路規模が小さくかつ処理時間に影響を与えずにアクセスの競合を防止するデュアルポートＲＡＭ用のメモリアクセス回路を提供する。 - 特許庁

External input data are written to the dual-port RAM 51 from a port A, read out from a port B, and input to a register 56 for data input, a data analyzer 57 analyzes the data, and a parity processing unit 58 generates a parity bit.例文帳に追加

外部入力データをデュアルポートＲＡＭ５１にポートＡから書込み、ポートＢから読出してデータ取込み用レジスタ５６に取込み、データ分析部５７で分析してパリティ処理部５８でパリティビットを生成する。 - 特許庁

A cellular phone is composed of an antenna 11, a radio part 12, a button operational part 13, a CPU 14, a camera part 15, a DSP (digital signal processor) 16, and a partial dual port RAM 20.例文帳に追加

携帯電話機は、アンテナ１１と、無線部１２と、ボタン操作部１３と、ＣＰＵ１４と、カメラ部１５と、ＤＳＰ１６と、パーシャル・デュアル・ポート・ＲＡＭ２０とから構成されている。 - 特許庁

To provide a semiconductor memory circuit device constituted as a dual port RAM, which surely operates, with reduced chip area, and suppressed delay in reading data.例文帳に追加

デュアルポートＲＡＭとして構成される半導体メモリ回路装置を提供するに際し、確実に動作し、チップ面積を低減し、データの読み出しの遅れを低減する。 - 特許庁

To provide a data conversion circuit such that a transmission speed and the amount of data taken out of a dual-port RAM can be set and an error check on transmission data can be made.例文帳に追加

送信速度の設定及びデュアルポートＲＡＭから取出すデータ量の設定が可能で、かつ送信データのエラーチェックが可能なデータ変換回路を提供する。 - 特許庁

The cycle-difference of the pointer can be obtained by indicating a first page by reversing the cycle management bit CMBT after writing/reading a last page of the dual port RAM 13.例文帳に追加

デュアルポートＲＡＭ１３の最後のページの書き込み/読み出し後、周回管理ビットＣＭＢＴを反転させて最初のページを示すことで、ポインタの周回違いを把握することができる。 - 特許庁