「FIFO」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

At that time, the device temporarily evacuates response data which cannot be transmitted due to communication trouble from among response data outputted from the first FIFO (1) to a second FIFO (2) to allow other response data held in the latter part of the first FIFO (1) to be transmitted.例文帳に追加

その際、第１のＦＩＦＯ（１）から出力された応答データの内、通信障害により送信できなかった応答データを第２ＦＩＦＯ（２）に一時待避させておき、第１ＦＩＦＯ（１）の後段に保持されている他の応答データの送信を可能にする。 - 特許庁

The memory 37 has a storage capacity, which is more than twice the amount of information transferred to a high speed bus once, holds the image signals under the control of the controller 33 and outputs the held image signals based on the control of the controller 35.例文帳に追加

FIFOメモリ３７は、高速バス上に１回で転送される情報量の２倍以上の記憶容量を有し、FIFO書き込みコントローラ３３の制御に基づいて画像信号を保持し、FIFO読み出しコントローラ３５の制御に基づいて、保持した画像信号を出力する。 - 特許庁

When the free capacity of the second FIFO memory 11 is lost, the disk I/F section 4 stores the transfer data received from the filter circuit 2 to the first FIFO memory 10 and records the data stored in the second FIFO memory 11 to either of the HDD 5-1, 5-2.例文帳に追加

第２のＦＩＦＯメモリ１１の空き容量がなくなると、フィルタ回路２から受けた転送データを第１のＦＩＦＯメモリ１０に記憶させると共に、第２のＦＩＦＯメモリ１１の記憶データをＨＤＤ５−１、５−２のいずれかに記録する。 - 特許庁

Then, after the output of a turn-on- sequence and dummy data is completed, the FIFO output prohibiting signal is stopped and the picture information data is outputted from the FIFO 22.例文帳に追加

そして、ターンオンシーケンス及びダミーデータの出力が完了した後に当該ＦＩＦＯ出力禁止信号を停止して当該ＦＩＦＯ２２から画情報データを出力させる。 - 特許庁

The FIFO memory 13 for input and the FIFO memory 14 for output have the function of controlling the bit length of data to be stored, according to the bit length of an input data.例文帳に追加

入力用ＦＩＦＯメモリ１３及び出力用ＦＩＦＯメモリ１４は、入力されたデータのビット長に応じて格納するデータのビット長を制御する機能を有している。 - 特許庁

The transfer control part conducts control for specifying a transfer destination address and transferring data possessed by the FIFO part to the address and the control for specifying a source address and inputting the data to the FIFO part.例文帳に追加

転送制御部は、ＦＩＦＯ部が保有するデータを転送先アドレスを指定して転送する制御と、転送元アドレスを指定してＦＩＦＯ部にデータを入力する制御とを行なう。 - 特許庁

A write counter 1 generates a write address 10 of the FIFO synchronously with a write clock 7 and a read counter 2 generates a read address 14 of the FIFO synchronously with a read clock 9 in a form of gray codes respectively.例文帳に追加

ライトカウンタ１はライトクロック７に同期してＦＩＦＯのライトアドレス１０を、リードカウンタ２はリードクロック９に同期してＦＩＦＯのリードアドレス１４をそれぞれグレイコードで生成する。 - 特許庁

Then, a receiving data FIFO is not immediately filled, and the frequency of a flow control sequence required for flow control to prevent the receiving side FIFO from overflowing decreases.例文帳に追加

従って、受信データＦＩＦＯは早急には一杯にならず、受信データＦＩＦＯがオーバーフローすることを防止するためのフロー制御に必要なフロー制御シーケンスの頻度が減少する。 - 特許庁

Silence control part of the first to third receiving parts 31 to 33 controls data quantity of silence data read out from the second FIFO memory in accordance with data quantity stored in the second FIFO memory.例文帳に追加

第１〜第３受信部３１〜３３の無音制御部は、第２ＦＩＦＯメモリに記憶したデータ量に応じて、第２ＦＩＦＯメモリから読み出す無音データのデータ量を制御する。 - 特許庁

A FIFO buffer holds packet data 51 of a TS packet shaped by removing invalid data of packet data 51' of an inputted TS packet and outputs the packet data to a post-stage, after the lapse of a predetermined time.例文帳に追加

FIFOバッファは、入力されるTSパケットのパケットデータ５１’の無効なデータを除去して整形したTSパケットのパケットデータ５１を保持し、所定時間経過後、後段に出力する。 - 特許庁

A FIFO for writing is provided between a CPU and an image memory interface for display, and the CPU writes the image data, the character data or a character data-reading command in the FIFO for writing.例文帳に追加

ＣＰＵと表示用画像メモリ・インタフェースの間に書込み用ＦＩＦＯを設け、該ＣＰＵは該書込み用ＦＩＦＯに画像データ、文字データまたは文字データ読出しコマンドを書込む。 - 特許庁

The reference clock or another clock which does not have synchronism relation with the regenerated clock is used to read the FIFO 101to output the reproduced data from the FIFO 101.例文帳に追加

該ＦＩＦＯ１０１からの読み出しには、前記再生クロックと同期関係にない前記参照クロック又は別のクロックを使用し、前記ＦＩＦＯ１０１から再生データを出力させる。 - 特許庁

The TS is written in a FIFO 22 at a rate of an input clock, and the TS is read out of the FIFO 22 by the clock (conversion clock) of a fixed rate from a clock generating part 24.例文帳に追加

入力クロックのレ−トでＴＳがＦＩＦＯ２２に書き込まれ、クロック発生部２４からの一定レ−トのクロック（変換クロック）でＦＩＦＯ２２からＴＳが読み出される。 - 特許庁

When write from a local bus to a host bus is conducted, a first selector 137 selects an address of a FIFO pointer and stores the address and data in the FIFO buffer of the external memory 150.例文帳に追加

ローカルバスからホストバスへの書き込みがあった場合、第１のセレクタ１３７がＦＩＦＯポインタのアドレスを選択して外付けメモリ１５０のＦＩＦＯバッファにアドレスとデータを格納する。 - 特許庁

Thus, it is not necessary to provide an FIFO buffer exclusively for the input/output circuit by a buffer realized of an in-chip memory and the FIFO control circuit, and the chip area and the costs can be reduced.例文帳に追加

メオンチップメモリとＦＩＦＯ制御回路で実現されるバッファにより入出力回路専用のＦＩＦＯバッファが不要になり、チップ面積を縮小でき、コスト低減が可能になる。 - 特許庁

To reduce a load occurring when outputting codeword length because of an increase in the number of FIFO memories when using the combination of a plurality of FIFO memories and a variable length coding table.例文帳に追加

複数のＦＩＦＯメモリと可変長符号化テーブルの組み合わせを用いた場合に、ＦＩＦＯメモリの数が増えたことにより、符号語長を出力する際に発生する負荷を低減する。 - 特許庁

Each network controller can control sharing of received information to the transmission/reception FIFO buffers or transfer FIFO buffers depending on a destination contained in the information externally received.例文帳に追加

ネットワークコントローラは、外部から受信した情報が保有するあて先に応じて受信情報を送受信ＦＩＦＯバッファ又は転送ＦＩＦＯバッファに振り分け制御可能である。 - 特許庁

At a unit 4 side, only when the read data are stored from the first read FIFO 8 in the first memory 1, the next division request is outputted from the first request FIFO 6.例文帳に追加

ユニット４側では、第１リードＦＩＦＯ８から第１メモリ１に前記読み出しデータが格納されて初めて、次の分割要求が第１リクエストＦＩＦＯ６から出力される。 - 特許庁

Moreover, write and read controllers 33, 34 for FiFo memory stop read or write operation to the FiFo memory and also initialize the memory by the held overflow signal.例文帳に追加

また、ＦｉＦｏメモリへの書き込み・読み出しアドレスコントローラ３３，３４は、ホールドされたオーバーフロー信号によって、ＦｉＦｏメモリへの書き込み、あるいは読み出し動作を停止、かつ、初期化する。 - 特許庁

To provide a FIFO circuit for which miniaturization can be performed by sharing the FIFO of a plurality of data paths and the data transfer efficiency at the time of sharing can be enhanced.例文帳に追加

複数のデータ経路のＦＩＦＯを共用化することによる小型化と共用化した時のデータ転送効率の向上とを図ることが可能なＦＩＦＯ回路を提供する。 - 特許庁

A data FIFO 23 sequentially stores the write data when a read instruction is input during the write operation and continues the write operation by sequentially outputting the data to a memory cell array 21 after the end of read operation.例文帳に追加

データFIFOは、書込動作の間に読出命令が入力されると書込データを順次貯蔵し、読出動作完了後に順次メモリセルアレーに出力して書込動作を続ける。 - 特許庁

Miniaturization of the FIFO circuit and improvement of data transfer efficiency can be achieved by setting FIFO capacity in accordance with the data transfer status of each data path to each data path.例文帳に追加

各データ経路のデータ転送状況に応じたＦＩＦＯ容量を各データ経路に設定することで、ＦＩＦＯ回路の小型化とデータ転送効率の向上とが可能となる。 - 特許庁

The output port of a receiving side FIFO (4) is connected directly with the input port of a transmitting side FIFO (5) and connected with the shared I/O port of an ATM cell disassembling/assembling circuit (7).例文帳に追加

受信側ＦＩＦＯ（４）の出力ポートと送信側ＦＩＦＯ（５）の入力ポートを直結し、ＡＴＭセル分解組立回路（７）の入出力共用ポートを接続する。 - 特許庁

The CPU 12 starts the interruption processing, and reads data stored in the FIFO memory 24 through an FIFO read control circuit 25, and carries out processing for adding a header to a necessary protocol.例文帳に追加

ＣＰＵ１２は、割り込み処理を開始し、ＦＩＦＯリードコントロール回路２５を介してＦＩＦＯメモリ２４に格納されたデータを読み出し、必要なプロトコルヘッダを付加する処理を行う。 - 特許庁

In the case of changing the receiving size of a FIFO memory for asynchronous reception, the electronic apparatus connected to an IEEE1394 serial bus informs the other electronic apparatuses connected onto the IEEE1394 serial bus of this change.例文帳に追加

また、IEEE1394シリアルバスに接続された電子機器は、非同期受信用のFIFOメモリの受信サイズを変更した際に、この変更をIEEE1394シリアルバスに接続されている他の電子機器に伝える。 - 特許庁

In order to solve this problem, a history FIFO is provided in the memory tester and in order to consider the sum of the delays of the pipelines according to the position of the history FIFO, its depth is adjusted.例文帳に追加

これを解決するため、履歴ＦＩＦＯがメモリテスタ中に設けられ、パイプライン遅延の合計をその履歴ＦＩＦＯの位置に応じて考慮するためにその深さが調整される。 - 特許庁

When the total count of readouts for the FIFO circuit 12 by the CPU 2 is more than the total count of readouts by the CPU 4, the FIFO readout circuit 20 reads out data from the FIFO circuit 12, transmits it to the CPU 2, and writes it to a DPRAM 32 for the CPU 4.例文帳に追加

ＦＩＦＯ回路１２に対するＣＰＵ２による総読出回数がＣＰＵ４による総読出回数以上であれば、ＦＩＦＯ読出回路２０はＦＩＦＯ回路１２からデータを読み出してＣＰＵ２に送出するとともに、ＣＰＵ４用のＤＰＲＡＭ３２にそのデータを書き込む。 - 特許庁

The packet buffer FIFO memory device includes a writing means for writing the writing packet data in the memory while specifying a writing address, a reading means for sequentially reading the packet data from the memory while specifying a reading address and a state control means for performing the FIFO control for the writing means and the reading means.例文帳に追加

書き込みパケットデータについて書き込みアドレスを指定しつつメモリへの書き込みをなす書込み手段と、読み出しアドレスを指定しつつメモリからパケットデータを順次読み出す読出し手段と、書込み手段と読出し手段についてFIFO制御をなす状態制御手段と、を含む。 - 特許庁

The I/F chip includes an FIFO circuit that buffers the read data input from the memory chips through the internal data bus, and an FIFO controller that adjusts the timing of outputting the read data buffered in the FIFO circuit to the external data bus.例文帳に追加

また、前記Ｉ／Ｆチップは、前記複数のメモリチップから前記内部データバスを介して入力されたリードデータをバッファリングするＦＩＦＯ回路と、前記ＦＩＦＯ回路にバッファリングされたリードデータの前記外部データバスへの出力タイミングを調整するＦＩＦＯコントローラと、を有する。 - 特許庁

When the first interruption is received, the CPU 1 transfers all the data stored in the receiving FIFO 11 to a data bus buffer 16 so that the receiving FIFO 11 is made empty and when the second interruption is received, on the other hand, data to be transmitted are transferred to the transmitting FIFO 12.例文帳に追加

ＣＰＵ１は、上記第１の割り込みを受けると、受信ＦＩＦＯ１１に蓄積されたデータを、全てデータバスバッファ１６に転送し、受信ＦＩＦＯ１１を空にする一方、上記第２の割り込みを受けると、送信すべきデータを送信ＦＩＦＯ１２に転送する。 - 特許庁

A FIFO control part 62 generates a DMA transfer request when a data quantity stored in the FIFO buffers is equal to a predetermined quantity or less, and the DMAC 61 reads out the music data from the memory 2 to a plurality of FIFO buffers by a single DMA transfer and transfers them in batch.例文帳に追加

ＦＩＦＯ制御部６２は、ＦＩＦＯバッファに蓄積されているデータ量が所定量以下のときにＤＭＡ転送要求を生成し、ＤＭＡＣ６１は、１回のＤＭＡ転送で、複数のＦＩＦＯバッファに対する曲データをメモリ２から読み出して一括して転送する。 - 特許庁

A request FIFO for storing a memory access request, a read FIFO for storing data read out of the memory in case of a memory read request, and a write FIFO for storing data to be written in the memory in case of a memory write request are installed in each unit.例文帳に追加

メモリアクセス要求を格納するためのリクエストＦＩＦＯ、メモリリード要求の場合にメモリから読み出したデータを格納するためのリードＦＩＦＯおよびメモリライト要求の場合にメモリに書き込むデータを格納するためのライトＦＩＦＯを、それぞれユニットごとに設置する。 - 特許庁

When a local bus is available, the controller 22 controls the FIFO 2 so as to sequentially transfer one or more words of CPU access data stored in the FIFO 2 to a local memory 56 and to execute burst transfer of DMA access data comprising a plurality of words stored in the FIFO 2 to the local memory 56.例文帳に追加

制御器２２は、ローカルバスが使用可能な場合には、ＦＩＦＯ２に格納された１語以上のＣＰＵアクセスデータをローカルメモリ５６に逐次転送し、ＦＩＦＯ２に格納された複数語のＤＭＡアクセスデータをローカルメモリ５６にバースト転送するように、ＦＩＦＯ２を制御する。 - 特許庁

Each of GE 11-14 is provided with a plotting operation processor 34 for performing coordinate calculating processing to the distributed plotting command, a GE into FIFO 32 for holding the plotting command and a FIFO capacity check circuit 33 for checking the empty capacity of the GE input FIFO.例文帳に追加

各ＧＥ１１〜１４は、分配されてくる描画コマンドに対して座標計算処理を行う描画演算プロセッサ３４と、描画コマンドを保持するＧＥ入力ＦＩＦＯ３２と、ＧＥ入力ＦＩＦＯの空き容量をチェックするＦＩＦＯ容量チェック回路３３とを備える。 - 特許庁

A capacity setting register 105 to set the number of stages for a FIFO register 104 is arranged inside a circuit to control access 103 to the FIFO register 104 shared for both transmission and reception and capacity distribution of the FIFO register for each processor is performed in accordance with the set point value.例文帳に追加

送信用と受信用に兼用するＦＩＦＯレジスタ１０４へのアクセスを制御する回路１０３内にＦＩＦＯレジスタ１０４の段数を設定する容量設定レジスタ１０５を設け、この設定値により各プロセッサに対するＦＩＦＯレジスタの容量配分を行う。 - 特許庁

A DMA unit transfers burst of the data from the FIFO reception memory to the common system memory 46.例文帳に追加

ＤＭＡユニットがＦＩＦＯ受信メモリからデータのバーストを共用システムメモリへ転送する。 - 特許庁

To provide an FIFO type storage device which can be constituted at low costs by reducing a circuit scale.例文帳に追加

回路規模を低く押さえかつ安価に構成できるＦＩＦＯ型記憶装置を提供する。 - 特許庁

The speed of the link partner is decided, using the first packet received with the FIFO buffer.例文帳に追加

リンクパートナーの速度をＦＩＦＯバッファにおいて受取られた第一パケットを使用して決定する。 - 特許庁

Data to be decoded being an output of an A/D converter 2 are supplied to FIFO 51, 52.例文帳に追加

Ａ／Ｄ変換器２の出力である、復号対象データがＦＩＦＯ５１，５２に供給される。 - 特許庁

A CPU 7 transfers the voltage power data stored in the FIFO memory 6 to a RAM 8.例文帳に追加

ＣＰＵ７はＦＩＦＯメモリ６に格納してある電圧、電力データをＲＡＭ８へ転送する。 - 特許庁

The section 60 generates corrected image data CIM and writes the data in a FIFO(first in first out) memory 70.例文帳に追加

イメージデータ変換部６０で補正イメージデータＣＩＭが生成され、ＦＩＦＯメモリ７０に書込まれる。 - 特許庁

An I/O block 10 writes transfer data in an FIFO 30 through a data retention circuit 11.例文帳に追加

Ｉ／Ｏブロック１０は、データ保持回路１１を介して転送データをＦＩＦＯ３０に書き込む。 - 特許庁

A transmitter 1 includes: a clock generating portion 4; FIFO portion 6; and a serial signal generating portion 7.例文帳に追加

送信機１は、クロック生成部４、ＦＩＦＯ部６及びシリアル信号作成部７を備える。 - 特許庁

A frame configuration section 2 sections a PCM data stream from an input FIFO 1 by each frame.例文帳に追加

入力ＦＩＦＯ１からのＰＣＭデータ列はフレーム構成部２で１フレーム毎に区切られる。 - 特許庁

A superscalar unit 104 has a register file 202, a tag FIFO 204 and a control logic 207.例文帳に追加

スーパースカラ・ユニット１０４は、レジスタ・ファイル２０２、タグＦＩＦＯ２０４、制御ロジック２０７を有している。 - 特許庁