「FIFO」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

This FIFO device is constituted so that data to be next read is read first from a storing means 1 before reading from the outside of the FIFO device.例文帳に追加

ＦＩＦＯ装置外部からの読み出しより前に、次に読み出されるべきデータを記憶手段１から先に読み出しを行うＦＩＦＯ装置を構成する。 - 特許庁

In response to the issue of ACK, the host then performs the predetermined token processing but when data can not be stored in the FIFO buffer 35, NAK is issued to the host 21.例文帳に追加

そして、ACKの発行に応じてホスト２１が前記所定のトークン処理を行ったが、データをFIFOバッファ３５に格納できないときは、ホスト２１へNAKを発行する。 - 特許庁

Data can be read by providing a dummy data write means for the FIFO and by filling data of the portion not filling the output bus width with dummy data.例文帳に追加

FIFOに対してダミーデータの書き込み手段を設けて、出力バス幅に満たない分のデータをダミーデータで埋めることで、データ読み出しを可能とする。 - 特許庁

To increase a data transfer amount of a serial transfer bus without increasing interrupt frequency to a CPU by providing a transmission/reception buffer such as a FIFO in a transmission/reception macro.例文帳に追加

送受信マクロにFIFOなどの送受信バッファを設け、ＣＰＵへの割込頻度を上げることなく、シリアル転送バスのデータ転送量を増大させる。 - 特許庁

A WRI signal is generated in an odd line of (FIFO) 5 for storing video data, into which a firts line is writen, by a false LGATE signal.例文帳に追加

１ライン目は擬似的なＬＧＡＴＥ信号によって１ライン目を書き込む奇数ラインのビデオデータ格納用（FIFO）５にＷＲ１信号が発生する。 - 特許庁

A transmission FIFO free byte number detection circuit 13 detects the number of unused bytes in the transmission FIFO 11 with a remaining byte number display signal 106.例文帳に追加

送信ＦＩＦＯ空きバイト数検出回路１３は送信ＦＩＦＯ１１内の未使用バイト数を残バイト数表示信号１０６により検出する。 - 特許庁

A receiving FIFO effective byte number detection circuit 14 detects the number of unused bytes in the receiving FIFO 12 with a remaining byte number display signal 105.例文帳に追加

受信ＦＩＦＯ有効バイト数検出回路１４は受信ＦＩＦＯ１２内の未使用バイト数を残バイト数表示信号１０５により検出する。 - 特許庁

A packet read section 150 comprises information for managing packet read from the FIFO for each class of output line groups composed of at least one output line.例文帳に追加

パケットリード部150 は、少なくとも一つの出力回線より構成される出力回線グループのクラス毎にFIFOからのパケット読み出しを管理する情報を備える。 - 特許庁

In an even-numbered frame, data S20 are added to data read from a FIFO 24 and written into a FIFO 23 by a frame switching signal FSS.例文帳に追加

フレーム切替信号ＦＳＳにより、偶数フレームではＦＩＦＯ２４から読み出されたデータにデータＳ２０が加算され、ＦＩＦＯ２３に書き込まれる。 - 特許庁

A hysteresis is introduced to the low priority request, and thereby the FIFO level falls to the high threshold, and the vibrations around the low threshold disappears.例文帳に追加

低優先度リクエストに対してヒステリシスを導入したことにより FIFO レベルは高閾値の値まで下がり、低閾値の値のまわりの振動がなくなるのである。 - 特許庁

To provide an FIFO control circuit capable of performing the writing and reading of input data to/from an FIFO with plural byte widths without imposing any load on a CPU.例文帳に追加

複数バイト幅のＦＩＦＯへの入力データの書き込みおよび読み出しをＣＰＵに負荷をかけることなく行うＦＩＦＯ制御回路を提供する。 - 特許庁

If it is exhausted then the producer is popped off the fifo and the next producer is activated.If the current producer is, or becomes, None then the channel is closed.例文帳に追加

先頭のプロデューサが枯渇状態の場合にはfifoからポップされ、その次のプロデューサがアクティブになります。 アクティブなプロデューサがNoneになると、チャネルはクローズされます。 - Python

To monitor even the fault of wrong storage address in a FIFO memory simultaneously with a parity check without increasing areas for check bits.例文帳に追加

FIFOメモリに関してパリティ検査と同時にメモリ内の収容アドレスを誤る障害についても、検査ビット用領域を増やさずに監視できるようにする。 - 特許庁

The subprocessors 43 executes the processing of the mapping algorithm which is to be processed with each assigned task and makes a processing result image data FIFO part 143 store the result of the processing.例文帳に追加

サブプロセッサ４３は、各処理分担となるマッピングアルゴリズムの処理を実行し、処理結果を処理結果画像データFIFO部１４３に記憶させる。 - 特許庁

The CPU 15 receiving the interrupt request signal S14 can migrate the stored data in FIFO 10-0 to empty FIFO 10-0 and ready it to receive the data continuously when FIFO 10-1 reaches the trigger level TG.例文帳に追加

割込要求信号Ｓ１４を受けたＣＰＵ１５は、FIFO１０−０内の蓄積データを退避させるため、FIFO１０−０が空となり、FIFO１０−１がトリガレベルＴＧに達したときに、継続してデータを受信するための準備が可能である。 - 特許庁

This FIFO memory controller comprises a size specifying means 106 capable of setting software specifying an access bus width for the FIFO memory 104, and an external interface means 107 for controlling the access data width to the FIFO memory according the access bus width.例文帳に追加

ＦＩＦＯメモリ１０４に対するアクセスバス幅を指定するソフトウェア設定可能なサイズ指定手段１０６と、アクセスバス幅に応じてＦＩＦＯメモリへのアクセスデータ幅を制御する外部インターフェイス手段１０７とを備える。 - 特許庁

The buffer 13 includes a FIFO constituted of a plurality of stages, each stage of the FIFO is capable of storing digital data of one unit (10 bits), and the buffer 13 can store digital data for units as many as the constitutive stages of the FIFO as a whole.例文帳に追加

バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。 - 特許庁

To provide an output FIFO data transfer controller, capable of accelerating a data transfer processing speed, while efficiently utilizing FIFO areas by unnecessitating the confirmation of empty areas in a FIFO by means of a program.例文帳に追加

プログラムによるＦＩＦＯの空き領域の確認を不要とし、効率良くＦＩＦＯ領域を利用することによってデータ転送処理速度を向上させることが可能な出力ＦＩＦＯデータ転送制御装置を提供すること。 - 特許庁

FIFO capacity for every data path is changed to an arbitrary capacity by input selectors 1-1 to 1-N for each FIFO 2-1 to 2-N, output selectors 3-1 to 3-M for each data path, pointers for FIFO 6-1 to 6-M for every data path, and a FIFO capacity setting register 40.例文帳に追加

これらＦＩＦＯ２−１〜２−Ｎ毎に入力セレクタ１−１〜１−Ｎと、各データ経路毎の出力セレクタ３−１〜３−Ｍと、各データ経路毎のＦＩＦＯ用ポインタ６−１〜６−Ｍと、ＦＩＦＯ容量設定レジスタ４０とによって、各データ経路のＦＩＦＯ容量を任意の容量に変更する。 - 特許庁

To provide an FIFO circuit having a small standby time and a high throughput.例文帳に追加

少ない待ち時間と高いスループットを有するＦＩＦＯ回路を提供する。 - 特許庁

METHOD AND APPARATUS FOR BURST MODE DATA TRANSFER BETWEEN CPU AND FIFO例文帳に追加

ＣＰＵとＦＩＦＯとの間のバーストモードデータ転送のための方法及び装置 - 特許庁

METHOD AND DEVICE FOR DECIDING NUMBER OF EMPTY MEMORY POSITION IN FIFO MEMORY DEVICE例文帳に追加

ＦＩＦＯメモリ装置内の空のメモリ位置の数を決定する方法及び装置 - 特許庁

A data burst is transferred to the FIFO memory via a direct memory access unit.例文帳に追加

データバーストが直接メモリアクセスユニットを介してＦＩＦＯメモリへ転送される。 - 特許庁

To reduce circuit scale of an address counter using a point shift type FIFO circuit.例文帳に追加

ポイントシフト型ＦＩＦＯ回路を用いたアドレスカウンタの回路規模を縮小する。 - 特許庁

A FIFO memory 04 temporarily stores the data read out from the memory 01.例文帳に追加

先入れ先出しメモリ０４はメモリ０１から読み出したデータを一時保持する。 - 特許庁

A packet received by a P1394 interface 2 is stored in a FIFO 9.例文帳に追加

Ｐ１３９４インターフェイス２で受信したパケットはＦＩＦＯ９に蓄積される。 - 特許庁

The third command area is an instruction queue such as a FIFO instruction queue.例文帳に追加

第３のコマンドエリアは、例えばＦＩＦＯ命令キューのような命令キューである。 - 特許庁

This error message indicates you have exhausted the number of available file descriptors on your system. 例文帳に追加

オープンされたファイル、ソケットまたは fifo のそれぞれがファイル記述子を消費します。 - FreeBSD

The FIFO buffer B 102 accumulates the data from the line connector 103.例文帳に追加

ＦＩＦＯバッファＢ１０２は、回線接続部１０３からのデータを蓄積する。 - 特許庁

Serial data are converted into parallel data and temporarily stored in a FIFO memory 10.例文帳に追加

シリアルデータはパラレルデータに変換され、ＦＩＦＯメモリ１０に一旦格納される。 - 特許庁

The output value is writen into the FIFO 5 as H (white) by a pull-up resistor.例文帳に追加

それがプルアップ抵抗12によってＨ（白）がFIFOＯ５に書き込まれることになる。 - 特許庁

The LINK/PHY 14 is provided with a memory, controlled by the FIFO system and the FIFO stores the DV packet supplied from the 1394 port 15, and the FIFO transfers the stored DV packet to a RAM 13 by means of DMA.例文帳に追加

ＬＩＮＫ／ＰＨＹ１４には、ＦＩＦＯ方式に制御されるメモリが設けられており、１３９４ポート１５から供給されたＤＶパケットがＦＩＦＯへ記憶され、記憶されたＤＶパケットはＦＩＦＯからＲＡＭ１３へＤＭＡ転送される。 - 特許庁

This device is provided with a FIFO controller for controlling the amount of stored data in the FIFO memory by controlling the write/read of the FIFO memory on the basis of the write signal of the CPU and the transmission clock of the transmission clock generator.例文帳に追加

本装置は、ＣＰＵのライト信号、伝送クロック発生器の伝送クロックに基づいて、ＦＩＦＯメモリの書き込み、読み出しを制御し、ＦＩＦＯメモリの格納データ量を調整するＦＩＦＯ制御器を設けたことを特徴とする装置である。 - 特許庁

The source may send one more beat of data when the counter indicates the FIFO is full, and the last beat of data is continuously sent from the source until it is indicated that a FIFO position became available, thereby effectively providing one more FIFO position.例文帳に追加

ＦＩＦＯが満杯であることをカウンタが示すとき、ソースは、もうひとつのデータのビートを送信し、ＦＩＦＯ位置が利用可能になるまでデータの最後のビートは連続的にソースから送信され、効率的にもうひとつのＦＩＦＯ位置を提供する。 - 特許庁

The buffer 13 has a FIFO configured by a plurality of stages, each stage of the FIFO is capable of storing one unit (10 bits) of digital data, and the buffer 13, as a whole, is capable of storing digital data in number of units equivalent to the number of configured FIFO stages.例文帳に追加

バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。 - 特許庁

Respecive ECUs 22 to 25 for forming plural subsystems are constituted by providing a packet data generating part 81, a message generating part 82, a priority FIFO 83 and nonpriority FIFO 84.例文帳に追加

複数のサブシステムをなす各ＥＣＵ２２，…，２５をパケットデータ生成部８１と、メッセージ生成部８２と、優先ＦＩＦＯ８３及び非優先ＦＩＦＯ８４とを備えて構成した。 - 特許庁

To provide a data-processing device, which includes a FIFO device, and a data-processing method.例文帳に追加

ＦＩＦＯ装置を含むデータ処理装置及びデータ処理方法を提供する。 - 特許庁

An up-down counter 7 counts up according to the writing in the FIFO memory, and counts down according to the data request signal from the device, and outputs the count value as a response signal to the CPU.例文帳に追加

アップダウンカウンタト７は、FIFOメモリへの書込みによりカウントアップし、またデバイスからのデータ要求信号によりカウントダウンし、そのカウント値を応答信号としてCPUへ出力する。 - 特許庁

After bypassing, the cell received by the 2nd FIFO 40b is selected and transmitted to the post-stage and the cell received by the 1st FIFO 40a is discarded.例文帳に追加

迂回後においては、第二ＦＩＦＯ４０ｂに入力されたセルが選択され、後段に送出され、第一ＦＩＦＯ４０ａに入力されたセルは廃棄される。 - 特許庁

To provide an FIFO device having a configuration in which a register that intervenes when transfer information is written to an FIFO buffer is eliminated so as to reduce latency at the time of transfer.例文帳に追加

ＦＩＦＯバッファに転送情報を書き込む際に介在するレジスタを除いた構成を実現し、転送時のレイテンシを削減するＦＩＦＯ装置を提供する。 - 特許庁

Then the shared transmission FIFO memory 130 is controlled to make transmission with precedence over an ordinary packet stored in each transmission FIFO of each port at all times.例文帳に追加

そして、マルチキャストパケット用の共有ＦＩＦＯメモリ１３０は、常に、各ポートの送信ＦＩＦＯに格納された通常のパケットに優先して送信するように制御される。 - 特許庁

The data processor is provided separately with a FIFO 38a for Isoc transfer which stores Isoc packets of Isoc transfer mode, and a FIFO 38b for Asyn transfer which stores Asyn packets of Asyn transfer mode.例文帳に追加

Isoc転送モードのIsocパケットを格納するIsoc転送用ＦＩＦＯ３８ａとAsyn転送モードのAsynパケットを格納するAsyn転送用ＦＩＦＯ３８ｂをそれぞれ別々設けた。 - 特許庁

The preceding data set is stored in a storage area '1' of the data FIFO 22 and the following data set is stored in a storage area '7' of the data FIFO 22.例文帳に追加

先行するデータ・セットがデータＦＩＦＯ２２の格納領域「１」に格納され、後続するデータ・セットがデータＦＩＦＯ２２の格納領域「７」に格納されるている。 - 特許庁

To provide a low-cost first-in first-out (FIFO) memory having a small circuit scale.例文帳に追加

回路規模が小さく、かつ安価な先入れ先出し（ＦＩＦＯ）メモリを提供する。 - 特許庁

When data quantity stored in the FIFO memory 24 reaches prescribed quantity, an FIFO write control circuit 23 supplies an interrupt signal MIRQ to a CPU 12.例文帳に追加

ＦＩＦＯライトコントロール回路２３は、ＦＩＦＯメモリ２４に格納されたデータ量が所定量に達すると、ＣＰＵ１２に対して割り込み信号ＭＩＲＱを供給する。 - 特許庁