「Hypervisor」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

At least one of the hypervisor and the host operating system sets the part of an address space of the host computer system which corresponds to the part of the address space of the virtual machine to a lock state in which the part is readable but not writable.例文帳に追加

ハイパーバイザー及びホストオペレーティングシステムの少なくとも一方が、仮想マシンのアドレス空間の部分に対応するホストコンピューターシステムのアドレス空間の部分を、当該部分が読出し可能であるが書き込み不能なロック状態にセットする。 - 特許庁

When an OS 310 accesses a page 313 which has not been loaded to the OS (S601), page invalidation exception is generated, and a hypervisor assigns a physical memory region for one page according to the exception, and loads the program to the memory region (S602).例文帳に追加

ＯＳ３１０がＯＳ未ロードのページ３１３に対してアクセスを行うと（Ｓ６０１）、ページ無効例外が発生し、当該例外に応じて、ハイパーバイザは、物理メモリ領域を１ページ分割り当て、そこにプログラムのロードを行う（Ｓ６０２）。 - 特許庁

A computer system having a hypervisor has, outside a first kind of virtual computer used by clients, a scanner for reading groups of codes from a storage space allocated to the first kind of virtual computer, and scanning the groups of codes.例文帳に追加

ハイパバイザを有する計算機システムが、クライアントから利用される第一種の仮想計算機の外部に、第一種の仮想計算機に割り当てられている記憶空間からコード群を読み出しそのコード群をスキャンするスキャナを有する。 - 特許庁

A hypervisor requests various reliable platform modules to encrypt the copy of secret data, and the plurality of versions of secret data values encrypted by this are generated, and stored in a nonvolatile memory in a reliable platform.例文帳に追加

ハイパーバイザは、秘密データのコピーを暗号化するように各信頼されるプラットフォーム・モジュールに要求し、それによって暗号化された秘密データ値の複数バージョンが生成され、その後、信頼されるプラットフォーム内の不揮発性メモリに格納される。 - 特許庁

A hypervisor performs failure monitoring of the physical I/O device, and notifies the virtual computer for management about failure detection in time of failure occurrence, and the virtual computer for the management receiving the notification performs the failure recovery processing of the physical I/O device.例文帳に追加

ハイパバイザが物理Ｉ／Ｏデバイスの障害監視を行い、障害発生時には障害検出を管理用仮想計算機に通知し、通知を受けた管理用仮想計算機が物理Ｉ／Ｏデバイスの障害リカバリ処理を行う。 - 特許庁

When a physical processor 11 specifies that a write-destination area from the virtual machine 4 is in the write-inhibited state, the hypervisor 2 manages the write-destination area as update presence, and releases the write-inhibited state of the write-destination area.例文帳に追加

仮想マシン４からの書込み先領域が書込み禁止状態であることを物理プロセッサ１１が特定した場合、ハイパーバイザ２が、書込み先領域について更新有りと管理し、書込み先領域の書込み禁止状態を解除する。 - 特許庁

To efficiently collect high-accuracy operation information of a program to be executed on a virtual machine in a virtual computer system using an existing microprocessor equipped with a performance monitoring mechanism without changing hardware or hypervisor including a CPU.例文帳に追加

ＣＰＵを含むハードウェア及びハイパーバイザを変更することなく、性能モニタリング機構を備えた既製のマイクロプロセッサを用いた仮想計算機システムにおいて、仮想マシン上で実行されるプログラムの高精度な動作情報を効率よく採取する。 - 特許庁

A physical address of a hardware device is mapped within a virtual machine process, in a hypervisor or the hardware serving as a basis, and an extension and other software application operated within the virtual machine process are allowed to have direct access to the hardware device.例文帳に追加

ハイパーバイザまたは基礎になるハードウェアは、ハードウェアデバイスの物理アドレスを仮想マシンプロセス内にマッピングして、仮想マシンプロセス内で動作するエクステンションおよび他のソフトウェアアプリケーションがそのハードウェアデバイスへの直接アクセスを有することを可能にする。 - 特許庁

When a hypervisor 111 is notified of the start of an application B by an OS1 on a VM1 in such a state that the VM1 and a VM2 are executed, a priority control VM112 specifies an application to be an application executable by the OS1 and an OS2 on the VM2.例文帳に追加

ハイパーバイザ１１１がＶＭ１、ＶＭ２を実行する状態で、ＶＭ１上のＯＳ１にてアプリＢの起動の通知を受け付けると、優先制御ＶＭ１１２は、ＯＳ１、ＶＭ２上のＯＳ２で実行可能アプリとなるアプリを特定する。 - 特許庁

Then, the hypervisor determines whether an I/O target following the I/O instruction is an non-assigned port related device being a device related to an I/O port connected to an I/O controller that is not assigned to the virtual computer of the issuing source of the I/O instruction.例文帳に追加

そして、ハイパバイザは、そのＩ／Ｏ命令に従うＩ／Ｏのターゲットが、そのＩ／Ｏ命令の発行元の仮想計算機に割り当てられていないＩ／Ｏコントローラに接続されたＩ／Ｏポートに関わるデバイスである非割当ポート関連デバイスであるか否かを判断する。 - 特許庁

To provide a virtual control computer program for easily and flexibly controlling communication between a plurality of virtual computers which are executed in virtualized environments, a hypervisor program, a virtual control computer control method, and a virtual computer control method.例文帳に追加

仮想化環境において実行された複数の仮想計算機間の通信を容易且つ柔軟に制御できる制御仮想計算機プログラム、ハイパーバイザプログラム、制御仮想計算機制御方法及び仮想計算機制御方法を提供することを目的とする。 - 特許庁

The information processor also rewrites designation information 3 for designating a memory area in which firmware of a hypervisor executed by the information processor is stored from a value for designating the first memory area to a value for designating the second memory area in a step S4.例文帳に追加

また、情報処理装置は、情報処理装置が実行するハイパーバイザのファームウェアが格納されているメモリ領域を指定する指定情報３を、第１のメモリ領域を指定する値から第２のメモリ領域を指定する値へとステップＳ４で書き換える。 - 特許庁

A hypervisor assigns an I/O bus direct memory access(DMA) address range to each of input/output adapters and prevents data from being transmitted between the input/output adapter inside one logic domain and a memory location assigned to the other logic domain during DMA operation.例文帳に追加

ハイパバイザが、入出力アダプタの各々にＩ／ＯバスＤＭＡアドレス範囲を割当て、直接メモリ・アクセス（ＤＭＡ）操作の間に、１論理区画内の入出力アダプタと、他の論理区画に割当てられたメモリ・ロケーションとの間のデータの伝送を防止する。 - 特許庁

A hypervisor 150 calculates, at the time of scheduling processing for virtual computers, the virtual computer to be preferentially dispatched and the dispatch time thereof by use of information for "virtual timer value", "accumulation of processor use time" or the like of each of virtual computers 140, 141.例文帳に追加

ハイパバイザ１５０は仮想計算機へのスケジューリング処理の際、各仮想計算機１４０，１４１の「仮想タイマ値」や「プロセッサ使用時間の累積」などの情報を利用して、優先的にディスパッチすべき仮想計算機とそのディスパッチ時間を算出してディスパッチを行う。 - 特許庁

The inventive heterogeneous computer system for executing software includes: at least one high-performance processor; a processor supporting logic circuit that supports execution of tasks of the software by the at least one high-performance processor; and a hypervisor processor that consumes less power than the at least one high-performance processor.例文帳に追加

ソフトウェアを実行するための本異種計算機システムは、１つ以上の高性能プロセッサと、該１つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と、該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを有する。 - 特許庁

A bridge logical device is provided for a heterogeneous computer system including at least one high-performance processor, a processor supporting logic circuit that supports execution of tasks of software by the at least one high-performance processor, and a hypervisor processor that consumes less power than the at least one high-performance processor.例文帳に追加

１つ以上の高性能プロセッサと、該１つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と、該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを有する異種計算機システムのためのブリッジ論理デバイス。 - 特許庁

To monitor dispatch intervals in order to collect hypervisor dump information if a logical partition has a rate of using instruction processors equal to or lower than an intended value, that is, if the logical partition misses the dispatch of instruction processors for a fixed interval or longer.例文帳に追加

本発明の課題は、ある論理区画において、命令プロセッサの使用率が意図した値以下であった場合、即ちある論理区画に命令プロセッサが一定間隔以上ディスパッチされなかった時点での、ハイパバイザのダンプ情報を採取するために、ディスパッチ間隔の監視を可能にすることにある。 - 特許庁

The hypervisor prevents transmission of data between the input/output adapter in one of the logical partitions and the memory location assigned to the other logical partition during a direct memory access (DMA) operation by assigning each of the input/output adapters a range of I/O bus DMA addresses.例文帳に追加

ハイパバイザが、入出力アダプタの各々にＩ／ＯバスＤＭＡアドレス範囲を割当てることにより、直接メモリ・アクセス（ＤＭＡ）操作の間に、１論理区画内の入出力アダプタと、他の論理区画に割当てられたメモリ・ロケーションとの間のデータの伝送を防止する。 - 特許庁

A hypervisor OS 6 has a monitor context table 50 in which a plurality of monitor contexts each including monitor operation requirements and priority information are set in order to set a hardware monitor function for monitoring the operating condition of a plurality of physical processors that execute a plurality of processes in parallel.例文帳に追加

ハイパーバイザOS６は、複数のプロセスを並列に実行する複数の物理プロセッサの動作状態をモニタするハードウエアモニタ機能を設定するために、それぞれがモニタ動作条件と優先度の情報を含む複数のモニタコンテキストが設定されるモニタコンテキストテーブル５０を有する。 - 特許庁

A super OS is provided for a heterogeneous computer system that executes software and includes: at least one high-performance processor 620; a processor supporting logic circuit 6400 that supports execution of tasks of the software by the at least one high-performance processor; and a hypervisor processor 610 that consumes less power than the at least one high-performance processor.例文帳に追加

１つ以上の高性能プロセッサ６２０と、該１つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路６４００と、該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサ６１０とを有し、該ソフトウェアを実行するための異種計算機システムのためのスーパーＯＳ。 - 特許庁

The operation management server 200 includes an arrangement plan part 240 for planning arrangement of the virtual machines 120 arranged in the physical servers 100, in an instruction from a worker, or a change of an operation type of the virtual machine 120, as moments, and an arrangement executing part 250 for requesting a hypervisor 110 to arrange the virtual machines 120 according to the arrangement plan of the virtual machines.例文帳に追加

また、運用管理サーバ２００は、作業者から指示があったこと、又は、仮想マシン１２０の運用タイプが変更されたことを契機として、物理サーバ１００に配置する仮想マシンの配置計画を行う配置計画部２４０と、仮想マシンの配置計画に従って仮想マシン１２０の配置を行うことをハイパーバイザ１１０に依頼する配置実行部２５０と、を有する。 - 特許庁

In an integration apparatus with RAS functions that a plurality of applications utilize a plurality of physical devices constituting hardware via a device driver of system software, and on which the RAS functions to the application and the hardware are mounted, a logic RAS function unit which integrates the RAS functions of the plurality of applications and the hardware to perform unitary management in a hypervisor layer interposed between the system software and the hardware.例文帳に追加

複数のアプリケーションが、システムソフトウェアのデバイスドライバを介してハードウェアを構成する複数の物理デバイスを利用すると共に、前記アプリケーションおよびハードウェアに対するＲＡＳ機能を実装する、ＲＡＳ機能を備える組み込み機器において、 前記システムソフトウェアと前記ハードウェア間に介在させたハイパーバイザ層内に、前記複数のアプリケーションおよびハードウェアのＲＡＳ機能を統合して一元管理する、論理ＲＡＳ機能部を実装する。 - 特許庁

The image processing device comprises: a process request acquiring means for acquiring a request for implementing image processing; and a migration means for making a controller part transfer a display control part of an image processing part to the other image processing part, then, transfer the image processing part to a hypervisor part of the other image processing device when the acquired implementation request is for implementation request for the image processing part.例文帳に追加

本発明に係る画像処理装置は、画像処理の実行要求を取得する処理要求取得手段と、取得した実行要求が一の画像処理部に対する実行要求であった場合、コントローラ部は、一の画像処理部が有する表示制御部を他の画像処理部に移動させ、その後、該一の画像処理部を他の画像処理装置が有するハイパーバイザ部に移動させるマイグレーション手段を有することを特徴とする。 - 特許庁