「Memory Array」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

A multiplex level floating gate memory array (10) includes word lines (18) connected to memory cells along a row in the array, and a bit lines (12) connected along a column.例文帳に追加

多重レベル浮動ゲートメモリアレー(１０)は、アレー内の行に沿ってメモリセルに接続されたワード線(18)と、列に沿って接続されたビット線(12)を含む。 - 特許庁

Preferably, each main memory array has access to the shared redundancy circuit.例文帳に追加

好ましくは、各主メモリアレイは共有冗長回路へのアクセスを有する。 - 特許庁

NONVOLATILE MEMORY CELL ARRAY HAVING COMMON DRAIN LINE AND METHOD OF OPERATING THE SAME例文帳に追加

共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法 - 特許庁

The steps are each repeatedly executed to fabricate N levels of memory cell array.例文帳に追加

各工程はＮ段のメモリセルアレイを製造するために繰り返し行われる。 - 特許庁

To enable adoption of a hierarchical type word line constitution even in a DRAM in which memory blocks being adjacent holding a sense amplifier array between them in a memory array is defined as a bank.例文帳に追加

メモリアレイにおけるセンスアンプ列を挟んで隣接するメモリブロックをバンクと定義するＤＲＡＭにおいても、階層型ワード線構成を採用する。 - 特許庁

The semiconductor layer 12 and the multiple control gates CG11-CG17 constitute a memory cell array.例文帳に追加

半導体層12及び複数のコントロールゲートCG11〜CG17は、メモリセルアレイを構成する。 - 特許庁

At least one end of the first write line passes through the upper end or the lower end of the memory cell array, while the other end passes through the left or right end of the memory cell array.例文帳に追加

少なくとも１つの第１書き込み線の一端はメモリセルアレイの上端または下端を通り、他端はメモリセルアレイの左端または右端を通る。 - 特許庁

Moreover, the memory cell array has a double bit line and a double word line structure, and the redundant memory cell array has a single bit line and a single word line structure.例文帳に追加

又、メモリセルアレイは２重ビット線及び２重ワード線構造を有し、冗長メモリセルアレイは１重ビット線及び１重ワード線構造を有する。 - 特許庁

A data input and output circuit inputs data to memory cell array or outputs the data from the memory cell array continuously, in synchronization with the strobe signal.例文帳に追加

データ入出力回路は、ストローブ信号に同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。 - 特許庁

The page buffer circuit has two planes consisting of a random access memory array.例文帳に追加

ページバッファ回路は、ランダムアクセスメモリアレイからなる２つのプレーンを有している。 - 特許庁

The semiconductor device includes a memory cell array, and a sense amplifier zone.例文帳に追加

本発明による半導体装置は、メモリセルアレイと、センスアンプ帯とを備える。 - 特許庁

Each of the column units M in the memory array shares a X decoder means K.例文帳に追加

メモリアレイ中の各コラム単位ＭがＸデコーダ手段Ｋを共有する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE HAVING SIGNAL LINE ARRANGED TO RUN ACROSS CELL ARRAY例文帳に追加

セルアレイを横切って配線された信号ラインを有する半導体メモリ装置 - 特許庁

save the current state of the memory caching array into a classical cache file Parameter 例文帳に追加

メモリキャッシングの配列の状態を典型的なキャッシュファイルに保存します。 - PEAR

To release the memory allocated for the array of depths, use XFree.例文帳に追加

深さの配列に割り当てられたメモリを解放するにはXFreeを使用すること。 - XFree86

The first logic receives a clock signal, and a first portion of a memory address of a memory array decodes the first portion of the memory address, and applies the clock signal to a selected group of wordline drivers associated with the memory array.例文帳に追加

第１のロジックは、クロック信号を受信し、メモリアレイのメモリアドレスの第１の部分はメモリアドレスの第１の部分を復号し、クロック信号をメモリアレイに関連付けられた選択されたワードラインドライバのグループに印加する。 - 特許庁

A spare memory array (SP#0) having spare memory cells common to a plurality of normal sub-arrays having a plurality of normal memory cells is provided.例文帳に追加

複数のノーマルメモリセルが配置されるノーマルサブアレイを複数個に対し共通にスペアメモリセルが配置されるスペアアレイ（ＳＰ♯０）を配置する。 - 特許庁

To enable parallel write for a plurality of memory cells one memory cell row of a VG type memory cell array and to shorten a whole programming time.例文帳に追加

ＶＧ型メモリセルアレイの１つのメモリセル行内の複数のメモリセルへの並列書き込みを可能とし、かつ総プログラム時間を短縮する。 - 特許庁

This phase change memory device has a memory array arranged so that a plurality of phase change memory cells constitute a plurality of rows and columns.例文帳に追加

相変化メモリ装置は、複数の相変化メモリセルが複数のロー及び複数のカラムを構成するように配列されたメモリアレイを有する。 - 特許庁

A random access memory device includes an array of individual memory cells arranged into rows and columns, and each memory cell has a corresponding access device.例文帳に追加

ランダム・アクセス・メモリ・デバイスは、行及び列に配置された個々のメモリセルのアレイを含み、各々のメモリセルは、対応するアクセス・デバイスを有する。 - 特許庁

To provide a nonvolatile memory capable of scrambling or randomization of data stored in an array of nonvolatile memory cells with mechanisms within an integrated-circuit memory chip.例文帳に追加

集積回路メモリチップ内の機構により、不揮発性メモリセルアレイに蓄積されるデータのスクランブリングまたはランダム化を可能にする。 - 特許庁

A circuit and a method for testing a memory cell of a ferroelectric memory device equipped with an array consisting of ferroelectric memory is provided.例文帳に追加

強誘電体メモリセルからなるアレイを具備する強誘電体メモリ装置のメモリセルをテストする回路及び方法が提供される。 - 特許庁

A voltage is applied to both ends of the memory cells MC when the memory cells MC included in a memory cell array 1 performs a forming operation.例文帳に追加

メモリセルアレイ１に含まれるメモリセルＭＣのフォーミング動作を行う場合において、メモリセルＭＣの両端に電圧が印加される。 - 特許庁

An illustrative array having a thermally supported magnetic memory structure comprises a plurality of magnetic memory elements 100, where each magnetic memory element 100 is near the diode 410.例文帳に追加

熱支援型磁気メモリ構造の例示的なアレイは、複数の磁気メモリ素子(100)を含み、各磁気メモリ素子(100)はダイオード(410)の近くにある。 - 特許庁

A nonvolatile semiconductor memory device includes a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, and a control unit.例文帳に追加

不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、制御部とを備える。 - 特許庁

This semiconductor memory device is provided with a refresh control part for performing a refresh operation of a memory cell array having dynamic memory cells.例文帳に追加

半導体メモリ装置は、ダイナミック型のメモリセルを有するメモリセルアレイのリフレッシュ動作を実行するためのリフレッシュ制御部を備える。 - 特許庁

To provide a memory array from which readout can be performed satisfactorily by reducing the influence of signals from nonselected memory cells when a memory cell is operated.例文帳に追加

メモリセルの動作時に非選択セルからの信号の影響を小さくし、良好な読み出しが可能となるメモリセルアレイを提供する。 - 特許庁

To provide an image memory, an image memory system, and a memory controller capable of efficiently accessing a rectangular area of two-dimensional array data.例文帳に追加

二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。 - 特許庁

Cell selection circuits 2, 3 are operative to select from the memory cell array MA a memory cell MC whose data is to be read, and to select from the reference cell array RA a reference cell RA at a position corresponding to a position of the memory cell MC selected in the memory cell array MA.例文帳に追加

セル選択回路２，３は、メモリセルアレイＭＡの中からデータを読み出すメモリセルＭＣを選択すると共に参照セルアレイＲＡの中からメモリセルアレイＭＡにおける選択されたメモリセルＭＣの位置に対応する位置の参照セルＲＡを選択する。 - 特許庁

To provide a semiconductor memory array device and a manufacturing method thereof, where the memory array device is capable of carrying out a read-out operation stably by a method wherein a means that is independent of the state of an adjacent EEPROM cell when the memory array device is kept in a read-out operation is provided.例文帳に追加

読み出し動作時に、隣接ＥＥＥＰＲＯＭセルの状態に依存しない手段を講じることにより、安定した読み出し動作を実現する半導体メモリアレイ装置およびその製造方法を提供する。 - 特許庁

This data shifting device can reduce the number data shifting times in the case of performing data addition by making the first address of a data array to be stored in the array memory floating and making it possible to shift the data array at least in either direction of the upper direction of the array memory or the lower direction of the array memory in the case of performing data addition.例文帳に追加

この発明のデータシフト装置は、配列メモリに格納するデータ配列の先頭アドレスをフローティングにし、データ追加時にデータ配列を配列メモリの上位方向と配列メモリの下位方向の少なくともいずれか一方の方向にシフトを可能にすることにより、データ追加時のデータシフト回数を削減できる。 - 特許庁

In addition, the first and second memory cell arrays are arranged facing each other in a column direction, the second memory cell 102 has a larger area than the first memory cell 101, and the area of the first memory cell array 201 is two or more times the area of the second memory cell array 202.例文帳に追加

また、第１及び第２のメモリセルアレイは、互いに列方向に対向配置され、第２のメモリセル１０２は第１のメモリセル１０１よりも面積が大きく、第１のメモリセルアレイ２０１は第２のメモリセルアレイ２０２の２倍以上の面積である。 - 特許庁

The nonvolatile semiconductor memory system includes a memory chip 21 including a memory cell array formed by arraying electrically rewritable nonvolatile memory cells, and a memory controller 22 for controlling each operation in the nonvolatile memory.例文帳に追加

この不揮発性半導体記憶システムは、電気的に書き換え可能な不揮発性メモリセルを配列してなるメモリセルアレイを備えたメモリチップ２１と、不揮発性メモリでの各動作の制御を行うメモリコントローラ２２とを備えている。 - 特許庁

To provide appropriate characteristics of a memory cell in each cell array region according to the request about usage, even if the usages of the cell array regions in a memory cell array are set to be different.例文帳に追加

メモリセルアレイ内の各セルアレイ領域の使用方法を異なるように設定したとしても、各セルアレイ領域内のメモリセルの諸特性を使用方法の要求に応じて適したものとする。 - 特許庁

A holding circuit holds a control signal switching full self-refresh (FSR) performing the whole cell fresh of a memory cell array or partial array self refresh (PASR) performing the partial refresh of the memory cell array.例文帳に追加

保持回路は、メモリセルアレイの全体的なセルフレッシュを行うフルセルフリフレッシュ（ＦＳＲ）と、メモリセルアレイの部分的なリフレッシュを行うパーシャルアレイセルフリフレッシュ（ＰＡＳＲ）とを切替える制御信号を保持する。 - 特許庁

A memory cell array 11 includes a bit line BL (BLT or BLN) to which a plurality of memory cells 21 are connected.例文帳に追加

メモリセルアレイ１１は、複数のメモリセル２１が接続されたビット線ＢＬ（ＢＬＴ又はＢＬＮ）を有する。 - 特許庁

In a memory cell array 1, a plurality of memory cells connected to word lines and bit lines are disposed in a matrix form.例文帳に追加

メモリセルアレイ１には、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To solve the problem of an AND memory cell array such that variations in the source resistance fluctuates reading current, to make memory transistors liable to malfunction.例文帳に追加

ＡＮＤ型メモリセルアレイにおいて、ソース抵抗のバラツキが読み出し電流を変化させ、誤動作しやすくなる。 - 特許庁

In a memory cell array 1, a plurality of memory cells connected to word lines and bit lines are arranged in a matrix.例文帳に追加

メモリセルアレイ１には、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

In a memory cell array 2, a plurality of memory cells connected to word lines and bit lines are arranged in a matrix.例文帳に追加

メモリセルアレイ２には、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS EQUIPPED WITH EMBEDDED FLOATING GATE, MOUNTAIN-SHAPED FLOATING GATE AND MOUNTAIN-SHAPED CHANNEL REGION例文帳に追加

埋込型浮動ゲート、山形浮動ゲート及び山形チャネル領域を備えた浮動ゲートメモリセルの半導体メモリアレイ - 特許庁

To minimize current consumption in a memory array during programming of non-volatile memory cells, such as NROM cells.例文帳に追加

メモリアレイにおいて、ＮＲＯＭセル等の不揮発性メモリセルのプログラム時に電流消費量を最小にする。 - 特許庁

Each port outputs an address signal selecting and indicating arbitrary memory cell of a memory array 1 with its timing.例文帳に追加

各ポートは、それぞれのタイミングでメモリアレイ１の任意のメモリセルを選択指示するアドレス信号を出力する。 - 特許庁

A semiconductor memory includes word lines extending in a first direction, bit lines extending in a second direction and a memory cell array.例文帳に追加

メモリは、第１の方向に延伸するワード線と、第２の方向に延伸するビット線と、メモリセルアレイとを備える。 - 特許庁

A plurality of memory cells connected to word lines and to bit lines are arranged in a memory cell array 1 like a matrix.例文帳に追加

メモリセルアレイ１にはワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁