「Memory Array」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

Each memory cell 10 of a memory cell array 20 is provided with a source line SL separated for each column unit.例文帳に追加

メモリセルアレイ２０の各メモリセル１０には列単位毎に互いに分離されたソース線SLが設けられている。 - 特許庁

The semiconductor memory device has a memory cell array in which a plurality of SRAM cells MCs are arranged in matrix.例文帳に追加

半導体記憶装置は、複数のＳＲＡＭセルＭＣがマトリクス状に配置されたメモリセルアレイを有する。 - 特許庁

In a memory cell array, memory cells in which a ferroelectric capacitor and a selection transistor are connected in series are arranged.例文帳に追加

メモリセルアレイは、誘電体キャパシタと選択トランジスタを直列接続してなるメモリセルを配列してなる。 - 特許庁

allocates memory for an array of nmemb elements of size bytes each and returns a pointer to the allocated memory. 例文帳に追加

はsizeバイトの要素nmemb個からなる配列にメモリを割り当て、割り当てられたメモリに対するポインタを返す。 - JM

The semiconductor memory device includes a memory cell array and a storage for storing the access data.例文帳に追加

本発明に従う半導体メモリ装置は、メモリセルアレイとアクセスデータを貯蔵する貯蔵装置とを含む。 - 特許庁

The cell bias circuit 1 supplies bias voltage to a drain of each memory cell constituting the memory cell array 3.例文帳に追加

セルバイアス回路１は，メモリセルアレイ３を構成する各メモリセルのドレインにバイアス電圧を供給する。 - 特許庁

A peripheral circuit for driving a memory cell transistor in a memory cell array includes at least a first transistor.例文帳に追加

メモリセルアレイ中のメモリセルトランジスタを駆動するための周辺回路は、少なくとも第１のトランジスタを含む。 - 特許庁

To improve the reliability of a non-volatile semiconductor memory and to reduce the occupancy area of a memory array.例文帳に追加

不揮発性半導体記憶装置の信頼性を改善しかつメモリアレイの占有面積を低減する。 - 特許庁

The memory array (100) can generate a transverse magnetic field, by using memory cells (150) having a magnetic layer (162).例文帳に追加

メモリセルアレイ(100)は、磁性層(162)を有するメモリセル(150)を用いて横方向磁界を生成することができる。 - 特許庁

To provide a semiconductor memory cell utilizing the breakdown phenomenon of an ultrathin-film dielectric and a memory array.例文帳に追加

超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイを提供する。 - 特許庁

The memory device having a dual port function includes a switching unit, a 1st path, a 2nd path, and a memory cell array.例文帳に追加

デューアルポート機能を有するメモリ装置は、スイッチング部、第１経路、第２経路、及びメモリセルアレイを含む。 - 特許庁

The bit wires for respective memory cell arrays are connected to the bit wire of the other memory cell array by a connecting wire.例文帳に追加

各メモリセルアレイのビット線は、接続配線により他のメモリセルアレイのビット線に接続されている。 - 特許庁

Each memory block has an array of non-volatile memory cells (MC) which are electrically erasable and writable.例文帳に追加

各メモリブロックは電気的に消去及び書き込み可能な不揮発性メモリセル（ＭＣ）のアレイを有する。 - 特許庁

MEMORY CELL ARRAY HAVING FERROELECTRIC CAPACITOR AND METHOD OF MANUFACTURING THE SAME, AND FERROELECTRIC MEMORY DEVICE例文帳に追加

強誘電体キャパシタを有するメモリセルアレイおよびその製造方法ならびに強誘電体メモリ装置 - 特許庁

The semiconductor memory includes a block array having plural memory blocks, a page selection circuit and a page buffer.例文帳に追加

半導体記憶装置は、複数のメモリブロックを有するブロックアレイと、ページ選択回路と、ページバッファと、を備える。 - 特許庁

In a memory cell array 100A, a memory cell comprising a ferroelectrics capacitor 20 is arrayed in matrix.例文帳に追加

メモリセルアレイ１００Ａは、強誘電体キャパシタ２０からなるメモリセルがマトリクス状に配列されている。 - 特許庁

The memory cell array includes a plurality of memory cells respectively sharing a plurality of word lines and a plurality of bit lines.例文帳に追加

メモリセルアレイは、複数のワードラインと、複数のビットラインをそれぞれ共有する複数のメモリセルを含む。 - 特許庁

In array constitution of a memory cell array, word lines and bit lines are made main/sub-constitution, and a selecting transistor is provided for switching.例文帳に追加

メモリセルアレイのアレイ構成を、ワード線、ビット線を主／副構成にし、切り換え用に選択トランジスタを設ける。 - 特許庁

The semiconductor memory device includes a cell array, a redundancy cell array, a parity generator, and a comparator.例文帳に追加

本発明に従う半導体メモリ装置は、セルアレイと、リダンダンシーセルアレイと、パリティー発生器と、そして比較器と、を含む。 - 特許庁

To provide an operation method of a data storage device including a nonvolatile memory device having a memory cell array and a memory controller having a buffer memory and controlling the nonvolatile memory device.例文帳に追加

メモリセルアレイを有する不揮発性メモリ装置と、バッファメモリを有し、前記不揮発性メモリ装置を制御するメモリ制御器とを含むデータ格納装置の動作方法を提供する。 - 特許庁

The semiconductor memory device includes a memory cell array which includes a plurality of unit memory cells, where each of the unit memory cells comprises complementary first and second floating body transistor capacitor-less memory cells.例文帳に追加

半導体メモリ装置は複数の単位メモリセルを具備し、各単位メモリセルは相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備するメモリセルアレイを具備する。 - 特許庁

Thus, the semiconductor memory device, in which a mixture of a DRAM memory cell array and a nonvolatile RRAM memory cell array are installed commparatively and the area can optionally be set after manufacturing, is obtained.例文帳に追加

これにより、ＤＲＡＭメモリセルアレイと不揮発性のＲＲＡＭメモリセルアレイを混載し、製造後に任意に領域を設定可能な半導体記憶装置を実現することができる。 - 特許庁

In the cross point type ferroelectric memory 100, a first memory cell array 30 and a second memory cell array 60 are laminated via a first interlayer insulator 20 and a second interlayer insulator 50.例文帳に追加

クロスポイント型強誘電体メモリ１００は、第１メモリセルアレイ３０と第２メモリセルアレイ６０とが、第１層間絶縁層２０と第２層間絶縁層５０とを介して積層されている。 - 特許庁

Consequently, the pitch of signal wiring laid out over a memory array 10 is relaxed, and the MTJ memory cells can be arranged efficiently, thereby achieving high integration of the memory array 10.例文帳に追加

この結果、メモリアレイ１０全体に配置される信号配線ピッチを緩和して、ＭＴＪメモリセルを効率的に配置できるので、メモリアレイ１０を高集積化することができる。 - 特許庁

An ID chip is configured in such a manner that random data generated in a memory cell array due to variation of threshold voltage of each memory cell constituting the memory cell array is used as inherent identification information.例文帳に追加

本ＩＤチップは、メモリセルアレイを構成する個々のメモリセルの閾値電圧のバラツキにより、メモリセルアレイに生成されたランダムなデータを固有の識別情報として用いた構成とされる。 - 特許庁

In the cross point type ferroelectric memory 100, the first memory cell array 30 and the second memory cell array 60 are laminated through a first interlayer insulating layer 20 and the second inter-layer insulating layer 50.例文帳に追加

クロスポイント型強誘電体メモリ１００は、第１メモリセルアレイ３０と第２メモリセルアレイ６０とが、第１層間絶縁層２０と第２層間絶縁層５０とを介して積層されている。 - 特許庁

An operation control circuit 2 controlling write-in to a memory cell of a memory cell array 1 is provided between the memory cell array 1, a data input buffer 3, and a data output buffer 4.例文帳に追加

メモリセルアレイ１とデータ入力バッファ３及びデータ出力バッファ４の間には、メモリセルアレイ１のメモリセルへの書き込みを制御する演算制御回路２が設けられている。 - 特許庁

In other preferable embodiment, a memory cell used in the reference cell programming process is an intrinsic cell incorporated in a die comprising a memory cell array, but it is not a cell in the memory cell array.例文帳に追加

他の好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、メモリアレイを含むダイ上に搭載されている固有セルであるが、メモリアレイ内のセルではない。 - 特許庁

As a result, since a signal wiring pitch arranged in the entire memory array 10 is relaxed and the MTJ memory cells are arranged efficiently, the memory array 10 can be highly integrated.例文帳に追加

この結果、メモリアレイ１０全体に配置される信号配線ピッチを緩和して、ＭＴＪメモリセルを効率的に配置できるので、メモリアレイ１０を高集積化することができる。 - 特許庁

A multi-level memory device has a memory section (multilevel array), including cells being programmable with the prescribed number of level being larger than 2 and a memory section (bilevel array), including cells being programmable with the number of level of 2.例文帳に追加

マルチレベルメモリデバイスは、２より大きい所定のレベル数でプログラムできるセルを含むメモリセクション（マルチレベルアレイ）とレベル数２でプログラムできるセルを含むメモリセクション（バイレベルアレイ）とを有する。 - 特許庁

An address selection circuit selects a static type memory cell in the memory array and a signal transmission path between the memory array and the data I/O circuit.例文帳に追加

アドレス選択回路は、上記メモリアレイにおける上記スタティック型メモリセルの選択及び上記メモリアレイと上記データ入出力回路との間の信号伝達経路の選択を行う。 - 特許庁

The memory device detects when the memory array changes from its standby mode to its active mode and then increases the rate of the refresh signal when the memory array changes from its standby mode to its active mode.例文帳に追加

メモリデバイスは、メモリアレイが待機モードからアクティブモードにいつ変化するのかを検出し、メモリアレイが待機モードからアクティブモードに変化する場合は、リフレッシュ信号の速度を上げる。 - 特許庁

For example, a row decoder 20 is arranged on one side of the memory cell array 10.例文帳に追加

たとえば、メモリセルアレイ１０の一方の側には、ロウデコーダ２０を配置する。 - 特許庁

A portion of the cell arrays forms a memory cell array MA that has the cells as memory cells MC, and another portion of the cell arrays forms a reference cell array RA that has the cells as reference cells RC.例文帳に追加

一部のセルアレイは、セルをメモリセルＭＣとするメモリセルアレイＭＡ、他の一部のセルアレイがセルを参照セルＲＣとする参照セルアレイＲＡとなる。 - 特許庁

The memory array comprising the magnetic tunnel junction device 200 is also provided.例文帳に追加

このような磁気トンネル接合デバイス２００を備えたメモリ・アレイも提供する。 - 特許庁

NON-VOLATILE MEMORY ARRAY, MICROCOMPUTER, AND REWRITING METHOD OF PROGRAM FOR MICROCOMPUTER例文帳に追加

不揮発性メモリアレイ、マイクロコンピュータおよびマイクロコンピュータのプログラム書き換え方法 - 特許庁

MEMORY ELEMENT ARRAY HAVING A PAIR OF MAGNETIC BIT SHARING COMMON CONDUCTOR例文帳に追加

共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ - 特許庁

A control circuit applies the generated driving voltage to a nonvolatile memory array.例文帳に追加

制御回路は、生成された駆動電圧を不揮発性メモリアレイに印加する。 - 特許庁

In the cell array 2, the memory cells are arranged in the state of a 2-dimensional matrix.例文帳に追加

セルアレイ２内にはメモリセルが２次元マトリクス状に配列されている。 - 特許庁

To provide an electromechanical band pass filter suited to the access of a PIRM memory array.例文帳に追加

PIRMメモリアレイのアクセスに適した電気機械式バンドパスフィルタを提供する。 - 特許庁

A block B activation control circuit 207 stops retrieval operation in the memory array B in accordance with voltage of the match line MLA after the retrieval of the memory array A.例文帳に追加

ブロックＢ活性化制御回路２０７は、メモリアレイＡの検索後のマッチラインＭＬＡの電圧に応じて、メモリアレイＢでの検索動作を中止させる。 - 特許庁

The memory cell array has a rewritable area, and a read-only area.例文帳に追加

メモリーセルアレイは、書き換え可能領域と、読み出し専用領域と、を有する。 - 特許庁

A memory cell array 1 formed of an array of memory cells MC each located between a word line WL and a bit line BL, and each including a variable resistor VR.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬとビット線ＢＬとの間に配置され且つ可変抵抗素子ＶＲを含むメモリセルＭＣを配列してなる。 - 特許庁

As a result, the magnetic memory (10) has a uniform magnetic environment across the entire array and the switching characteristics of the magnetic memory cells (I, P) in the array are made uniform.例文帳に追加

結果として、磁気メモリ(10)は、アレイ(20)の全体に亘って一様な磁気環境を有し、アレイ内の磁気メモリセル(I,P)の切替え特性分布が一様になる。 - 特許庁

To provide a method for operating (programming or erasure) bits of a memory cell in a memory array and reducing pulse operation of the array.例文帳に追加

メモリアレイ内のメモリセルのビットを操作（プログラミングまたは消去）するための、およびこのようなアレイのパルス操作を低減するための方法を提供すること。 - 特許庁