「Memory cell」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

To provide a method of restricting the writing to a particular memory cell without cutting a wire of a memory cell array, or without bringing a prober in contact with the individual memory cell or row or column.例文帳に追加

メモリセルアレイの配線を切断したり、個々のメモリセルあるいは行や列にプローバーを当てたりせずに、特定のメモリセルへの書き込みを制限する方法を提供する。 - 特許庁

NON VOLATILE SEMICONDUCTOR MEMORY HAVING REFERENCE CELL ARRAY例文帳に追加

基準セルアレイを有する不揮発性半導体メモリ装置 - 特許庁

NONVOLATILE MEMORY CELL WITH TRENCH HAVING FIRST PART DEEPER THAN SECOND PART, ARRAY OF MEMORY CELL AND MANUFACTURING METHOD THEREOF例文帳に追加

第２の部分より深い第１の部分を有するトレンチの不揮発性メモリセル、そのメモリセルのアレイ及び製造方法 - 特許庁

The reference memory cell section 3 includes a reference memory cell 3a for detecting the data holding state for a non-operation period.例文帳に追加

参照メモリセル部３は、非動作期間のデータ保持状態を検出するための参照メモリセル３ａを含む。 - 特許庁

SYSTEM FOR SETTING REFERENCE CELL THRESHOLD VOLTAGE IN MEMORY DEVICE例文帳に追加

メモリ装置における基準セル閾値を設定するシステム - 特許庁

To detect highly accurately a coupling ratio of a flash memory cell.例文帳に追加

フラッシュメモリセルのカップリング比を高精度で検出する。 - 特許庁

To estimate characteristics of a mounted SRAM memory cell.例文帳に追加

搭載されたＳＲＡＭメモリセルの特性を推定する。 - 特許庁

MAGNETIC WALL DISPLACEMENT TYPE MEMORY CELL MATERIAL AND ITS MANUFACTURING METHOD例文帳に追加

磁壁移動型メモリセル材料およびその作製方法 - 特許庁

SRAM CELL AND INTEGRATED MEMORY CIRCUIT USING IT例文帳に追加

ＳＲＡＭセルおよびそれを用いたメモリ集積回路 - 特許庁

The memory area 331 is constituted of plural hierarchical memory cells, that is, a first memory cell 3411 as a memory cell in the fixed minimum size, a second memory cell 3412 in a size obtained by multiplying that size by N (for example, 8), and a third memory cell 3413 obtained by multiplying that size by N.例文帳に追加

メモリ領域３３１は、固定された最小サイズのメモリセルとしての第１のメモリセル３４１_1と、これをＮ（たとえば８）倍したサイズの第２のメモリセル３４１_2と、これを更にＮ倍したサイズの第３のメモリセル３４１_3のように複数の階層のメモリセルで構成されている。 - 特許庁

To provide a method for inspecting a memory device for selecting a memory cell close to the peripheral part and the memory twist part of a memory array.例文帳に追加

メモリアレイの周辺部及びメモリツイスト部に近接したメモリセルを選択するメモリデバイスの検査方法を提供すること。 - 特許庁

FERROMAGNETIC TUNNEL JUNCTION RANDOM ACCESS MEMORY, SPIN VALVE RANDOM-ACCESS MEMORY, SINGLE FERROMAGNETIC FILM RANDOM-ACCESS MEMORY AND MEMORY CELL ARRAY USING THEM例文帳に追加

強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ - 特許庁

This memory is provided with a circuit 2 in which correspondence to a redundant memory cell selecting circuit 3 of a redundancy program circuit 1 is switched to a new redundant memory cell selecting circuit 3, a function of the redundant memory cell selecting circuit 3 previously corresponding is made inactive, in the case a redundant memory cell replaced for relieving a defective memory cell is defective.例文帳に追加

不良メモリセルを救済するために置き換えた冗長メモリセルが不良の場合に、冗長プログラム回路１の冗長メモリセル選択回路３への対応を新しい冗長メモリセル選択回路３へ切り替え、先に対応していた冗長メモリセル選択回路３の機能を不活性にする切り替え回路２を設ける。 - 特許庁

The memory cell has a variable resistive element and a non-ohmic element laminated in a lamination direction of the memory cell array where the lamination order of the variable resistive element and the non-ohmic element of a memory cell in a given memory cell layer and the lamination order of the variable resistive element and non-ohmic element of a memory cell in another given memory cell layer are the same.例文帳に追加

前記メモリセルは、前記メモリセルアレイの積層方向に積層された可変抵抗素子及び非オーミック素子を有し、所定の前記メモリセルレイヤのメモリセルの前記可変抵抗素子及び非オーミック素子の積層順と、他の前記メモリセルレイヤのメモリセルの前記可変抵抗素子及び非オーミック素子の積層順が同じであることを特徴とする。 - 特許庁

This device is provided with memory cell blocks 102a to 102n including memory cell groups, redundant memory cell groups 103a to 103n, and a redundant memory cell selection circuit for replacing a predetermined memory cell group by a predetermined redundant memory cell group based on address signals 104a to 104n by cutting predetermined fuses in fuse circuit blocks 101a to 101b.例文帳に追加

半導体装置は、メモリセルグループを各々含むメモリセルブロック（１０２ａ〜１０２ｎ）と、冗長メモリセルグループ（１０３ａ〜１０３ｎ）と、ヒューズ回路ブロック（１０１ａ〜１０１ｎ）内の所定のヒューズの切断により、アドレス信号（１０４ａ〜１０４ｎ）に基づき所定のメモリセルグループを所定の冗長メモリセルグループに置き換える冗長メモリセル選択回路とを備える。 - 特許庁

The multi-bit resistive memory includes a multi-bit resistive memory cell 112 and an inverted data indicator 114 that is a single-bit resistive memory cell for storing whether data stored in the multi-bit resistive memory cell is inverted.例文帳に追加

マルチビット抵抗メモリセル１１２と、マルチビット抵抗メモリセル内に記憶されたデータが反転されているかを記憶するためのシングルビット抵抗メモリセルである反転データインジケータ１１４を含む。 - 特許庁

To provide a semiconductor memory device that prevents a defective memory cell to be selected, without storing information on the defective memory cell by using the space for storage in a memory cell array.例文帳に追加

不良メモリセルに関する情報をメモリセルアレイの記憶容量を割いて記憶させなくても、不良メモリセルを非選択とすることが可能な半導体記憶装置を提供することを課題とする。 - 特許庁

To provide a semiconductor memory device capable of simply and easily controlling the setting of a reference memory cell when a value stored in a core memory cell is determined based on the reference memory cell.例文帳に追加

リファレンスメモリセルを基にコアメモリセルに記憶されている値を判定する際に、リファレンスメモリセルの設定の制御を簡単かつ容易にすることができる半導体記憶装置を提供することを課題とする。 - 特許庁

The memory controller holding the address information of the defective memory cell contributes to an increase in process speed, while there is no need to access the memory cell array in order to obtain the address information of the defective memory cell.例文帳に追加

不良メモリセルのアドレス情報を保持するメモリコントローラは、不良メモリセルのアドレス情報を取得するために、わざわざメモリセルアレイまでアクセスしないで済み、処理速度の向上に寄与することになる。 - 特許庁

To provide a semiconductor memory in which replacement efficiency when a defective memory cell is replaced by a redundant memory cell and redundancy selecting speed when a redundant memory cell is selected can be selectively changed.例文帳に追加

不良メモリセルを冗長メモリセルに置換する際の置換効率と冗長メモリセルを選択する際の冗長選択スピードとを選択的に変更できるようにした半導体記憶装置を提供する。 - 特許庁

During data writing to the memory cell MC0A, 4. 5V voltage is applied to the drain of a memory cell (write nonselective cell) other than the memory cell MC0A whose drain is connected to a local bit line LBL0.例文帳に追加

メモリセルＭＣ０Ａへのデータ書込期間にはローカルビット線ＬＢＬ０にドレインが接続されるメモリセルＭＣ０Ａ以外のメモリセル（書込非選択セル）のドレインにも４．５Ｖの電圧が印加される。 - 特許庁

A plurality of embodiments provides the memory system operated to detect an error at a memory cell of the memory and to replace the failed memory cell.例文帳に追加

本発明の複数の実施形態は、メモリのメモリ・セルでのエラーを検出するように動作し、そして不良メモリ・セルを置き換えるように動作するメモリ・システムを提供する。 - 特許庁

To provide a phase change random access memory with a transistor for enhancing operation in a memory cell by micro-fabricating the memory cell in dimension, and method for fabricating the memory device.例文帳に追加

メモリセルの寸法を微細化し、メモリセルでの動作を改善するための、トランジスタを備えた相変化ランダムアクセスメモリデバイス、およびメモリデバイスを形成する方法を提供する。 - 特許庁

To provide a high integration memory cell which has a function of reversing spin-torque magnetization and has super-low power consumption in a nonvolatile magnetic memory, and also to provide a random access memory using the memory cell.例文帳に追加

不揮発性磁気メモリにおいて、スピントルク磁化反転機能を持つ超低消費電力な高集積メモリセルおよびそれを用いたランダムアクセスメモリを提供する。 - 特許庁

The semiconductor memory includes a plurality of partial areas including one first memory cell and at least one second memory cell among memory cells connected to bit lines.例文帳に追加

半導体メモリは、ビット線に接続されているメモリセルのうち、１つの第１メモリセルと少なくとも１つの第２メモリセルを含む複数のパーシャル領域を有している。 - 特許庁

In this semiconductor memory device, a program memory cell block 30 for storing program data and a regular memory cell block 21 for storing ordinary data are arranged at the same memory array.例文帳に追加

この半導体装置では、プログラムデータを記憶するためのプログラムメモリセルブロック３０と、通常のデータを記憶するための正規メモリセルブロック２１とを同じメモリアレイに配置する。 - 特許庁

MULTIVALUED-RECORDING PHASE-CHANGE MEMORY ELEMENT, MULTIVALUED-RECORDING PHASE-CHANGE CHANNEL TRANSISTOR, AND MEMORY CELL ARRAY例文帳に追加

多値記録相変化メモリ素子、多値記録相変化チャンネルトランジスタおよびメモリセルアレイ - 特許庁

To extend lifetime of flash memory by reducing an erasure frequency of each memory cell.例文帳に追加

メモリセルごとの消去回数を低減することで、フラッシュメモリの寿命を延ばす。 - 特許庁

FLASH MEMORY DEVICE FOR REDUCING DEVIATION OF ERASE SPEED OF MEMORY CELL, AND ERASE METHOD THEREOF例文帳に追加

メモリセルの消去速度の偏差を減らすフラッシュメモリ装置及びその消去方法 - 特許庁

The memory is provided with a plurality of resistive memory cell, a pulse generator, and a circuit.例文帳に追加

複数の抵抗メモリセルと、パルス発生器と、回路とを備えたメモリを提供する。 - 特許庁

PROCESS FOR FORMING MAGNETIC MEMORY STRUCTURE HAVING MEMORY CELL LAYERS OF DIFFERENT SIZES例文帳に追加

異なる寸法のメモリセル層を有する磁気メモリ構造を形成するための工程 - 特許庁

FERROELECTRIC MEMORY DEVICE HAVING MEMORY CELL WHOSE ROWS ARE CONNECTED TO DIFFERENT PLATE LINES例文帳に追加

異なるプレートラインに連結された行のメモリセルを有する強誘電体メモリ装置 - 特許庁

This method is a method for programming data for a memory element 108B of a twin memory cell (i).例文帳に追加

ツインメモリセル（ｉ）のメモリ素子１０８Ｂに対してデータをプログラムする方法である。 - 特許庁

The memory cell M00 consists of an SRAM (static random access memory) 4 and FeRAMs (ferroelectric RAMs) 5-0 to 5-n.例文帳に追加

メモリセルＭ００は、ＳＲＡＭ４と、ＦｅＲＡＭ５−０〜５−ｎとからなる。 - 特許庁

A selection transistor is connected to an end memory cell located at one end of the memory string.例文帳に追加

選択トランジスタが、メモリセルストリングの一端にある端部メモリセルに接続されている。 - 特許庁

In a memory cell array, a plurality of memory cells having ferroelectric capacitors are arranged.例文帳に追加

メモリセルアレイは、強誘電体キャパシタを有する複数のメモリセルが配列されている。 - 特許庁

MAGNETIC MEMORY CELL, ITS FORMING METHOD, MAGNETIC MEMORY ARRAY, AND ITS MANUFACTURING METHOD例文帳に追加

磁気メモリセルおよびその形成方法ならびに磁気メモリアレイおよびその製造方法 - 特許庁

In a memory cell array ARY, plural memory cells C1, C1B, Cn, CnB are arranged in a matrix state.例文帳に追加

メモリセルアレイＡＲＹは、複数のメモリセルＣ１，Ｃ１Ｂ，Ｃｎ，ＣｎＢがマトリクス状に配置されている。 - 特許庁

To hold stably memory data of a memory cell in a low power consumption standby mode.例文帳に追加

低消費電力スタンバイモードにおいて、安定にメモリセルの記憶データを保持する。 - 特許庁

A semiconductor memory 10 comprises a memory cell array 11 and a data mask control part 101.例文帳に追加

半導体メモリ１０は、メモリセルアレイ１１とデータマスク制御部１０１とを備える。 - 特許庁

A memory cell array 11 has a plurality of blocks, each block has a plurality of memory cells.例文帳に追加

メモリセルアレイ１１は、複数のブロックを有し、各ブロックは複数のメモリセルを有する。 - 特許庁

REDUNDANCY CIRCUIT AND METHOD FOR REPLACING DEFECTIVE MEMORY CELL IN FLASH MEMORY DEVICE例文帳に追加

フラッシュメモリ装置における欠陥メモリセルを置換させる冗長回路及び方法 - 特許庁

DATA PROCESSOR AND METHOD FOR TESTING STABILITY OF MEMORY CELL IN MEMORY DEVICE例文帳に追加

メモリ・デバイス内のメモリ・セルの安定性をテストするためのデータ処理装置および方法 - 特許庁

NONVOLATILE MAGNETIC MEMORY CELL USING SPIN TORQUE AND MAGNETIC RANDOM ACCESS MEMORY USING SAME例文帳に追加

スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ - 特許庁

To suppress variation in data writing characteristics of a memory cell in a static random access memory.例文帳に追加

スタティックランダムアクセスメモリの、メモリセルのデータの書き込み特性のばらつきを抑制する。 - 特許庁