「Memory cell」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

In the semiconductor memory, a pair of memory transistor MTr and writing transistor WTr formed on an SOI(silicon on insulator) substrate 27 is a memory cell MC.例文帳に追加

半導体メモリ装置は、ＳＯＩ基板２７に形成された一組の記憶トランジスタＭＴｒ及び書込トランジスタＷＴｒがメモリセルＭＣとなる。 - 特許庁

To realize reduction of a memory cell area and improve a read-out operation margin in a cross point memory of multi-bank system using variable resistance elements for memory cells.例文帳に追加

メモリセルに可変抵抗素子を用いたマルチバンク方式のクロスポイントメモリにおいて、メモリセル面積の縮小化を実現し、読み出し動作マージンの向上を図る。 - 特許庁

To miniaturize a phase transformation memory device by minimizing the layer structure of the memory cell in the phase transformation memory device, and to simplify the structure while reducing the fabrication man-hour.例文帳に追加

相変化メモリ装置のメモリセルの層構造を最小化し、相変化メモリ装置の小型化、構造の簡素化、製造工数の削減を図ること。 - 特許庁

METHOD FOR REDUCING RESET CURRENT FOR RESETTING A PORTION OF PHASE TRANSITION MATERIAL IN MEMORY CELL OF PHASE TRANSITION MEMORY DEVICE, AND PHASE TRANSITION MEMORY DEVICE例文帳に追加

相変化メモリ装置のメモリセル内における相変化物質の一部をリセットするためのリセット電流を低減する方法及び相変化メモリ装置 - 特許庁

In two memory blocks of memory blocks MB0-MBm, word lines are each driven to a selected state, and memory cell data is latched by a corresponding sense amplifier band.例文帳に追加

メモリブロックＭＢ０−ＭＢｍのうちの２つのメモリブロックにおいてそれぞれワード線を選択状態に駆動し、対応のセンスアンプ帯によりメモリセルデータをラッチする。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array including a plurality of memory cells constituted of diodes and resistance-change elements arranged in rows and columns.例文帳に追加

不揮発性半導体記憶装置は、ダイオードと抵抗変化素子により構成された複数のメモリセルが行及び列に配置されたメモリセルアレイを有している。 - 特許庁

To provide a semiconductor memory device which can suppress variations in the threshold voltages of memory cells caused depending on a distance from a row decoder to a memory cell.例文帳に追加

ロウデコーダからメモリセルまでの距離よって生じるメモリセルの閾値電圧のばらつきを抑制することができる半導体記憶装置を提供する。 - 特許庁

The nonvolatile semiconductor memory device is equipped with: a memory cell array MA configured by arraying memory cells MC; word lines WL; bit lines BL, and a control circuit 3.例文帳に追加

不揮発性半導体記憶装置は、メモリセルＭＣを配列してなるメモリセルアレイＭＡと、ワード線ＷＬと、ビット線ＢＬと、制御回路３とを備える。 - 特許庁

A memory cell array 1 includes a plurality of memory cells arranged in rows and columns and a plurality of word lines and a plurality of bit lines connected to the memory cells.例文帳に追加

メモリセルアレイ１は、複数のメモリセルが行及び列に配置され、前記メモリセルに接続される複数のワード線及び複数のビット線を有する。 - 特許庁

MULTIPLE LEVEL CELL PHASE CHANGE MEMORY DEVICE HAVING PRE-READ OPERATION RESISTANCE DRIFT RECOVERY, MEMORY SYSTEM EMPLOYING THE SAME, AND METHOD FOR READING THE MEMORY DEVICE例文帳に追加

プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法 - 特許庁

To provide a configuration of a thin film magnetic memory device in which required information can be programmed efficiently by using a magnetic memory element similar to a normal memory cell.例文帳に追加

正規メモリセルと同様の磁性体記憶素子を用いて、必要な情報を効率的にプログラムできる薄膜磁性体記憶装置の構成を提供する。 - 特許庁

The semiconductor device is provided with a first memory 2, and the first memory 2 includes a memory cell, a word-line driving circuit, the sense amplifier SA and a voltage developing circuit 5.例文帳に追加

半導体装置は、第１のメモリ２を具備し、第１のメモリ２は、メモリセルと、ワード線駆動回路と、センスアンプＳＡと、電圧生成回路５とを備える。 - 特許庁

To provide a drain pump for a flush memory without any wasteful current consumption by making the voltage to be supplied to a memory cell variable according to the number of memory cells.例文帳に追加

ビットの数に応じてメモリセルに供給される電圧が可変されるようにし、無駄な電流消耗のないフラッシュメモリ用ドレインポンプを提供する。 - 特許庁

A semiconductor memory device includes a memory cell array in which memory cells are arranged in a matrix and a reference resistance circuit that generates a reference resistance value.例文帳に追加

半導体記憶装置は、メモリセルがマトリックス状に配置されたメモリセルアレイと、参照抵抗値を生成する参照抵抗回路とを備えている。 - 特許庁

To secure stability of refresh-operation in a semiconductor memory device provided with a memory cell array including a plurality of memory cells arranged in a matrix state.例文帳に追加

行列状に配置される複数のメモリセルを含むメモリセルアレイを備える半導体記憶装置において、リフレッシュ動作の安定性を確保する。 - 特許庁

This memory is a memory cell array in which plural memory cells arranged in plural rows and pleural columns are included and the number of plural rows is made larger than that of plural columns.例文帳に追加

複数の行および複数の列に配列される複数のメモリセルを含み、複数の行を複数の列より大きくしたメモリセルアレイが開示される。 - 特許庁

To provide a non-volatile semiconductor memory device reducing the writing and erasing voltages of a memory transistor without increasing the area of a memory cell.例文帳に追加

メモリセル面積を増加することなく、メモリトランジスタの書き込み電圧および消去電圧を低減する不揮発性半導体記憶装置を提供する。 - 特許庁

By the actions of the dummy memory cells 1b, 1c, the write timing to the dummy memory cell 1a becomes almost the same as the write timing of the memory cells 1.例文帳に追加

ダミーメモリセル１ｂ、１ｃの作用により、ダミーメモリセル１ａに対する書き込みタイミングは、メモリセル１に対する書き込みタイミングとほぼ同じになる。 - 特許庁

Each memory cell of the semiconductor memory is connected to a control gate line, and includes a memory transistor for accumulating electrons and a selection transistor connected to a selection gate line.例文帳に追加

半導体メモリの各メモリセルは、制御ゲート線に接続され、電子を蓄積するメモリトランジスタと、選択ゲート線に接続された選択トランジスタとを有する。 - 特許庁

This memory is provided with a block constituted of a plurality of memory cells in which memory cell units for storing data are connected to the same bit lines and different word lines.例文帳に追加

データを格納するメモリセルユニットが同一ビット線に接続され且つ異なるワード線に接続された複数のメモリセルで構成されるブロックを設ける。 - 特許庁

Subsequently, rewrite of the memory information, after shipping, is enabled by enabling the rewriting of the memory information written into the memory cell of the flash ROM.例文帳に追加

続いて、フラッシュＲＯＭのメモリセルに書き込まれた記憶情報を書き換えできないようにして出荷後の記憶情報の書き換えを不可能とする。 - 特許庁

The magnetic memory comprises a dummy magnetic cell (D), the dummy magnetic cells are electrically inactive but have a magnetic properties that are substantially identical to active magnetic memory cells (I, P) in the magnetic memory.例文帳に追加

磁気メモリは、ダミー磁気セル(D)を含み、ダミー磁気セルは電気的に不活性であるが、磁気メモリ内の活性な磁気メモリセル(I,P)とほぼ等しい磁極を有する。 - 特許庁

To provide a memory device where the density of a memory cell can be increased without adding a constituent, and to provide a method for reading the memory device.例文帳に追加

構成要素を追加することなくメモリセルの密度を増加させることが可能なメモリデバイスおよび該メモリデバイスの読出し方法を提供すること。 - 特許庁

The BIST unit writes test data in the memory, and by comparing the test data output from the memory with expected data, determines a failure cell address in the memory.例文帳に追加

ＢＩＳＴ部はメモリにテストデータを書き込み、メモリから出力されるテストデータと予想データとを比較してメモリ内部の欠陥セルアドレスを判断する。 - 特許庁

To provide a quantum memory in which quantum information can be moved freely without interference from another memory cell between arbitrary two memory cells.例文帳に追加

任意の２つのメモリセル間で他のメモリセルの干渉を受けることなく量子情報を自由に移動させることが可能な量子メモリを提供する。 - 特許庁

A memory system MSYS comprises: a semiconductor memory MEM including a memory cell array ARY and a field programmable section FP; and a program storage section PRG.例文帳に追加

メモリシステムＭＳＹＳは、メモリセルアレイＡＲＹおよびフィールドプログラマブル部ＦＰを有する半導体メモリＭＥＭと、プログラム記憶部ＰＲＧとを有している。 - 特許庁

To provide a non-volatile semiconductor memory in which tests of peripheral circuits of a memory and wiring can be performed without performing write-in for a memory cell.例文帳に追加

メモリセルに対する書き込みを行うことなく、メモリ周辺回路及び配線の検査を行うことができる不揮発性半導体記憶装置を提供する。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY例文帳に追加

部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH LOW RESISTANCE SOURCE REGION AND HIGH SOURCE COUPLING, AND MEMORY ARRAY MADE THEREBY例文帳に追加

低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ - 特許庁

In flash memory having plural nonvolatile memory cells, copy operation among plural cell blocks having plural nonvolatile memory cells is performed automatically.例文帳に追加

本発明は、複数の不揮発性メモリセルを有するフラッシュメモリにおいて、複数の不揮発性メモリセルを有する複数のセルブロック感での複写動作を自動で行う。 - 特許庁

To provide a magnetic memory device having high cell selection accuracy and being capable of decreasing drive voltage, a magnetic memory device manufacturing method, and a magnetic memory device operation method.例文帳に追加

セルの選択精度が高く、駆動電圧を下げることが可能な磁気メモリ素子、磁気メモリ素子の製造及び磁気メモリ素子の動作方法を提供する。 - 特許庁

Thus, in the nonvolatile semiconductor memory device having such a cell string structure, conditions are identical between adjacent memory cells for all the memory cells.例文帳に追加

したがって、このようなセルストリング構造を持つ不揮発性半導体メモリ装置においては、すべてのメモリセルに対して、隣接メモリセルの条件が同一になる。 - 特許庁

The I/O control system includes an IOP partition containing an I/O processor cell executing a control program, and a plurality of standard partitions, each including a cell for executing a control program, which is coupled, via shared memory, to the I/O processor cell.例文帳に追加

Ｉ／Ｏ制御システムは、制御プログラムを実行するＩ／Ｏプロセッサセルを含むＩＯＰパーティションと、複数の標準パーティションとを備える。 - 特許庁

A cell current running through a selective memory cell 9 is divided into plural parts by a cell current dividing means 1 and sense lines 50-5n and a bit line 8 are electrically connected.例文帳に追加

選択メモリセル９に流れるセル電流をセル電流分割手段１で複数に分割し、センス線５０〜５ｎとビット線８とを電気的に接続する。 - 特許庁

After designating a position inside a memory cell block of a target cell, information on the number of arrangements of cells in a scanning electron microscope(SEM) observation visual field of a radix portion of the cell block is extracted.例文帳に追加

目標セルのメモリセルブロック内での位置を指定後、セルブロックの基点部分のＳＥＭ観察視野でのセルの配置個数情報の抽出。 - 特許庁

NONVOLATILE FERROELECTRIC VERTICAL ELECTRODE CELL, NONVOLATILE FERROELECTRIC MEMORY DEVICE UTILIZING VERTICAL ELECTRODE CELL, AND METHOD OF MANUFACTURING VERTICAL ELECTRODE CELL例文帳に追加

不揮発性強誘電体垂直電極セルと垂直電極セルを利用した不揮発性強誘電体メモリ装置、及びその垂直電極セルの製造方法 - 特許庁

A cell loss detecting circuit 10 decomposes the ATM cell into bytes, sends them to a memory 16 and detects the number M of lost bytes in the ATM cell.例文帳に追加

セル損失検出回路１０は、ＡＴＭセルをバイトに分解してメモリ１６に送出するとともに、ＡＴＭセルの損失バイト数Ｍを検出する。 - 特許庁

A memory cell array 10 is provided with a cell node stage potential setting circuit 121 constituting an expansion cell array to make classifying defective causes easy.例文帳に追加

不良原因の仕分けを容易にするために、メモリセルアレイ１０に対して拡張セルアレイを構成するセルノード段電位設定回路１２１を設ける。 - 特許庁

The semiconductor device 100 is equipped with: an SRAM 200 including a memory cell array 201 and a peripheral circuit 202; and a memory cell voltage generating section 300 in which the memory cell voltage VMM of α times (α>1) of a core power source voltage VDD is generated in accordance with the change of the core power source voltage VDD supplied to the peripheral circuit 202, and the memory cell voltage VMM is supplied to the memory cell array 201.例文帳に追加

本発明の一態様に係る半導体装置１００は、メモリセルアレイ２０１と周辺回路２０２とを有するＳＲＡＭ２００と、周辺回路２０２に供給されるコア電源電圧ＶＤＤの変化に応じて、当該コア電源電圧ＶＤＤのα倍（α＞１）のメモリセル電圧ＶＭＭを生成し、メモリセルアレイ２０１に供給するメモリセル電圧生成部３００とを備える。 - 特許庁

This is a memory device having a memory cell array 1 including at least one memory block B0-B7 equipped with a plurality of multilevel memory cells constituted to store information of N≥2 bits.例文帳に追加

１セルにつきＮ≧２ビットの情報を記憶するよう構成された複数のマルチレベルメモリセルを具える少なくとも１つのメモリブロック(B0-B7)を含むメモリセルアレー(1)を具えるメモリデバイスである。 - 特許庁

This memory has a memory cell array region in which a plurality of twin memory cells having one word gate and first and second non-volatile memory elements controlled by first and second control gates are arranged.例文帳に追加

１つのワードゲートと、第１，第２のコントロールゲートにより制御される第１，第２の不揮発性メモリ素子とを有するツインメモリセルを、複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

When plural memory cells in a memory cell array 1 are successively selected and write-in of data is performed in a NOR type flash memory, plural memory cells are divided into a first group and a second group.例文帳に追加

ＮＯＲ型フラッシュメモリにおいて、メモリセルアレイ１内の複数のメモリセルを順次選択してデータの書き込みを行う際、複数のメモリセルを第１のグループと第２のグループに分ける。 - 特許庁

To provide a semiconductor memory device in which a TAT required from obtaining data of memory information to shipping of a ROM can be shortened while attaining high memory density per memory cell.例文帳に追加

メモリセル当りの記憶密度を高めながら、記憶情報のデータ入手からＲＯＭ出荷までのＴＡＴを短縮することができる半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile memory device, a memory controller, an operation methods thereof, an operation method of a memory system, and a wear-leveling method, in which deterioration of a memory cell can be accurately detected.例文帳に追加

メモリセルの劣化度を正確に検出することができる不揮発性メモリ装置及びメモリコントローラとこれらの動作方法、メモリシステムの動作方法、並びにウェアレベリング方法を提供する。 - 特許庁

The first memory section 111 and the second memory section 112 store the header of the ATM cell data and the third memory section 113 and the fourth memory section 114 store the information (payload).例文帳に追加

ＡＴＭセルデータのヘッダは、第１メモリ部１１１および第２メモリ部１１２に格納され、情報（ペイロード）は、第３メモリ部１１３および第４メモリ部１１４に格納される。 - 特許庁