| 意味 | 例文 |
Memory cellの部分一致の例文一覧と使い方
該当件数 : 8836件
MEMORY CELL, STORAGE CIRCUIT BLOCK, DATA WRITE-IN METHOD, AND DATA READ-OUT METHOD例文帳に追加
メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 - 特許庁
To efficiently test durability of a magnetic memory cell with respect to wrong writing of data.例文帳に追加
磁性体メモリセルのデータ誤書込に対する耐性を効率的にテストする。 - 特許庁
The movable probe (150) may be placed in electrical and thermal contact with an arbitrary memory cell (100).例文帳に追加
可動プローブ(150)は任意のメモリセル(100)と電気的に及び熱的に接触する。 - 特許庁
A memory cell array 3 has a plurality of districts containing a plurality of physical blocks.例文帳に追加
メモリセルアレイ3は、複数の物理ブロックを含む複数のディストリクトを有している。 - 特許庁
To provide technology to prevent data read speed from a memory cell array from being restricted.例文帳に追加
メモリセルアレイからのデータ読み出し速度が律速されない技術を提供する。 - 特許庁
SYSTEM AND METHOD AND DECODING SYSTEM FOR FOUR-CONDUCTOR RANDOM ACCESS MEMORY CELL例文帳に追加
4導体磁気ランダムアクセスメモリセルのためのシステム及び方法並びにデコード方式 - 特許庁
The magneto-resistive memory cell (100) has first (110) and second (130) conductive magnetic layers.例文帳に追加
磁気抵抗メモリセル(100)は、第1(110)及び第2(130)の導電性磁気層を備える。 - 特許庁
To provide a dual comparison cell detection system for a non-volatile memory.例文帳に追加
本発明は不揮発性メモリ用のデュアル比較セル検知方式を提供する。 - 特許庁
To establish a reference signal for a memory cell of a MRAM array having high reliability.例文帳に追加
MRAMアレイのメモリセルのための信頼性の高い基準信号を確立すること。 - 特許庁
IMPROVED METHOD FOR PROGRAMMING ELECTRON ON FLOATING GATE OF NONVOLATILE MEMORY CELL例文帳に追加
不揮発性メモリセルの浮遊ゲート上に電子をプログラムする改良された方法 - 特許庁
To provide a method and a device automatically measuring a threshold voltage of a memory cell.例文帳に追加
メモリセルの閾値電圧を自動的に測定する方法と装置を提供する。 - 特許庁
ONE-TRANSISTOR TYPE DRAM TYPE MEMORY CELL, MANUFACTURING METHOD THEREOF AND INTEGRATE CIRCUIT例文帳に追加
1トランジスタ型DRAMタイプメモリセル及びその製造方法並びに集積回路 - 特許庁
PROGRAMMABLE ROM SYSTEM, MEMORY CELL STRUCTURE THEREFOR, AND DATA WRITING AND READING METHOD例文帳に追加
プログラマブルROMシステムとメモリセル構造及びデータ書込み及び読出し方法 - 特許庁
This memory cell is provided with a polysilicon gate 2 running in a first direction.例文帳に追加
メモリ・セルは、第1の方向に走るポリシリコン・ゲート2を有して提供される。 - 特許庁
Each memory cell includes a phase-change material and a diode, and is connected to a bitline.例文帳に追加
前記メモリセルは、相変化物質及びダイオードを含み、ビットラインに接続される。 - 特許庁
Each regular bit line is connected to one end of the regular capacitor of the regular memory cell.例文帳に追加
各レギュラービット線は、レギュラーメモリセルのレギュラーキャパシタの一端に接続される。 - 特許庁
This device comprises a memory cell array 1 consisting of a plurality of sub-arrays and a control circuit 5.例文帳に追加
複数のサブアレイからなるメモリセルアレイ1、および制御回路5を含む。 - 特許庁
CELL OPERATING METHOD USING GATE INJECTION FOR FLOATING-GATE NAND FLASH MEMORY例文帳に追加
浮遊ゲートNANDフラッシュメモリ用のゲート注入を用いるセル動作方法 - 特許庁
FLASH MEMORY DEVICE HAVING MULTI-LEVEL CELL AND ITS READING METHOD AND PROGRAMMING METHOD例文帳に追加
マルチレベルセルを有するフラッシュメモリ装置とその読み出し方法及びプログラム方法 - 特許庁
SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR READING DATA BEING STORED IN MEMORY CELL例文帳に追加
半導体記憶装置及びメモリセルに記憶されているデータの読み出し方法 - 特許庁
A device and a method for operating a non-volatile memory comprises a bit cell array.例文帳に追加
不揮発性メモリを動作させる装置および方法は、ビット・セル・アレイを含む。 - 特許庁
SEMICONDUCTOR MEMORY, ITS TEST METHOD, AND DEFECTIVE CELL RELIEVING METHOD例文帳に追加
半導体記憶回路装置並びにその検査方法及びセル不良救済方法 - 特許庁
The memory cell 2 can perform writing and reading via different paths.例文帳に追加
メモリセル2は、別個の経路を介して書き込みと読み出しとを行うことができる。 - 特許庁
A sense amplifier is connected to the bit line, and detects data stored in a memory cell.例文帳に追加
センスアンプは、ビット線に接続され、メモリセルに格納されたデータを検出する。 - 特許庁
Therefore, information on total three bits is recorded in one memory cell.例文帳に追加
従って、合計で3ビットの情報が1つのメモリセルに記録されることになる。 - 特許庁
Each memory cell contained in repeating units contains a first conductive channel MOS.例文帳に追加
繰返単位に含まれるメモリセルの各々が、第1導電チャネルMOSを含む。 - 特許庁
An access operation to a memory cell whose address is specified is executed for each sub block.例文帳に追加
アドレス指定されたメモリセルへのアクセス動作は、サブブロックごとに実行される。 - 特許庁
To improve degradation resistance of capacitors locating near the periphery in a memory cell region.例文帳に追加
メモリセル領域内の外周に近いキャパシタの耐劣化性を向上させること。 - 特許庁
The reference current converges to the memory cell current 116 at accuracy of 10 nA.例文帳に追加
基準電流は10nAの精度でメモリセル電流116に収束する。 - 特許庁
These NAND memory cell units are connected to one bit line.例文帳に追加
そしてこれらのNANDメモリセルユニットは,1本のビット線に接続されている。 - 特許庁
To improve data holding characteristic and data write-in characteristic in a static memory cell.例文帳に追加
スタティックメモリセルのデータ保持特性およびデータ書き込み特性を向上する - 特許庁
To provide a method of manufacturing a nonvolatile memory with a new cell structure.例文帳に追加
新規なセル構造を備えた不揮発性メモリの製造方法を提供する。 - 特許庁
To prevent a read error caused by variation of a property of a reference memory cell.例文帳に追加
基準メモリセルの性質の変化によって生じる読み出しエラーを防止する。 - 特許庁
To set a voltage of a bit line of an unprogrammed memory cell by a simple circuit.例文帳に追加
プログラムされないメモリセルのビット線の電圧を、簡易な回路で設定する。 - 特許庁
To reduce a leak current of a semiconductor memory which has a redundant cell array.例文帳に追加
冗長セルアレイを有する半導体メモリにおいてリーク電流を削減する。 - 特許庁
In this method (400), a pulse train (370) is applied to a write-in line connected to a memory cell (210).例文帳に追加
方法(400)は、メモリセル(210)に接続された書き込み線にパルス列(370)を印加する。 - 特許庁
INTEGRATED CIRCUIT HAVING MEMORY CELL, AND INFORMATION STORAGE METHOD TO THE SAME例文帳に追加
メモリセルを有する集積回路及びこの集積回路への情報記憶方法 - 特許庁
The semiconductor memory cell enables program, erasure and reading.例文帳に追加
また、この半導体メモリセルで、プログラム、消去、読み出しが可能なように動作させる。 - 特許庁
To narrow threshold distribution width of a memory cell transistor of a nonvolatile semiconductor device.例文帳に追加
不揮発性半導体装置のメモリセルトランジスタのしきい値分布幅を狭くする。 - 特許庁
The magnetic memory cell (302) features "involvement of one edge only".例文帳に追加
磁気メモリセル(302)は、「1つの端部の関与」だけを有するものとして特徴付けられる。 - 特許庁
The memory cell (100) includes a material wherein the coercivity is decreased upon an increase in temperature.例文帳に追加
メモリセル(100)は、保磁力が温度の上昇と共に減少する材料を含む。 - 特許庁
To provide an operation method of a single layer polysilicon/single transistor OTP memory cell.例文帳に追加
単層ポリシリコン・単一トランジスターOTPメモリーセルの動作方法を提供する。 - 特許庁
TRANSISTOR HAVING EXTREMELY SHORT GATE SHAPE AND MEMORY CELL, AND THEIR MANUFACTURING METHOD例文帳に追加
非常に短いゲート形状を有するトランジスタとメモリセル、及びその製造方法 - 特許庁
The operation control circuit controls operation of the memory cell array according to an external instruction.例文帳に追加
動作制御回路は、外部命令に応じてメモリセルアレイの動作を制御する。 - 特許庁
To satisfy interchangeability of DRAMs in a semiconductor memory including a gain cell.例文帳に追加
ゲインセルを含む半導体記憶装置においてDRAM互換性を満足させる。 - 特許庁
FERROELECTRIC MEMORY HAVING WIDE OPERATING VOLTAGES AND TWO OR MORE BIT MEMORIES PER CELL例文帳に追加
広い動作電圧及びセル当り複数ビット記憶を持つ強誘電体メモリ - 特許庁
SINGLE-BIT NON-VOLATILE MEMORY CELL, ITS PROGRAMMING METHOD, AND ITS ERASING METHOD例文帳に追加
単一ビット不揮発性メモリーセル、および、その書き込み方法および消去方法 - 特許庁
METHOD OF FABRICATING THREE-DIMENSIONAL RRAM HAVING 2R MEMORY WITH 4F2 CELL SIZE例文帳に追加
4F2のセルサイズで2Rメモリを有する3次元RRAMの製造方法 - 特許庁
To improve latch-up resistance without increasing a memory cell array chip area.例文帳に追加
メモリセルアレイチップ面積を増加させることなく、ラッチアップ耐性を向上させる。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|