「Memory cell」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

To provide a read-out method of a memory element by which cell information can be read out accurately even when cell voltage is varied due to a cell keeping property in, especially, a multilevel cell (MLC).例文帳に追加

特にマルチレベルセル（ＭＬＣ）におけるセル維持特性のためにセル電圧が変化する場合でも、正確にセル情報を読み出すことを可能にするメモリ素子の読み出し方法を提供する。 - 特許庁

To provide a multi-bits flash memory device having a memory cell structure in which multi-bit performances more than 2 bits can be realized.例文帳に追加

２ビットより多くのマルチビット動作を具現できるメモリセル構造を有するマルチビットフラッシュメモリ素子を提供する。 - 特許庁

To provide a semiconductor memory that suitably reduces the area of a memory cell, while using a regular process.例文帳に追加

通常のプロセスを用いながらも、メモリセルの面積を好適に低減することのできる半導体メモリを提供する。 - 特許庁

A memory cell array includes a plurality of sense amplifiers, and is sectioned in a plurality of memory regions being input/output unit of data.例文帳に追加

メモリセルアレイは、複数のセンスアンプを含み、データの入出力単位である複数のメモリ領域に区画されている。 - 特許庁

To shorten the time to detect fail bits by identifying the fail bit areas at high speed in the memory cell array of a NAND flash memory.例文帳に追加

NAND型フラッシュメモリにおいて、メモリセルアレイ中のフェイルビット箇所を高速に同定し、フェイルビット検知時間を短縮する。 - 特許庁

The first column of memory cell blocks is selected at a P1 and a first row is selected at a P2 to inspect the memory cells.例文帳に追加

Ｐ１ではメモリサブブロックの最初の列が選択され、Ｐ２では最初の行が選択されてメモリセルが検査される。 - 特許庁

In nonvolatile memory cells (MC; MCO, MCI), a selection transistor (ST) is connected to a memory cell transistor (MT) in series.例文帳に追加

不揮発性メモリセル（ＭＣ；ＭＣ０，ＭＣ１）において、メモリセルトランジスタ（ＭＴ）と直列に選択トランジスタ（ＳＴ）を接続する。 - 特許庁

To provide a non-volatile semiconductor memory device that has a large charge storage amount in terms of an individual memory cell and its production process.例文帳に追加

個々のメモリセルの電荷蓄積量が多い不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

To obtain a multi-port memory circuit in which a chip size can be reduced by making the area of a memory cell small.例文帳に追加

メモリセルの面積を小型化し、チップサイズを縮小することが可能なマルチポートメモリ回路を得ることを目的とする。 - 特許庁

To provide a memory cell which has excellent data retention stability, and operates at a low current, and to provide a magnetic random access memory using the same.例文帳に追加

データ保持安定に優れ、かつ低電流で動作するメモリセル及びそれを用いた磁気ランダムアクセスメモリを提供する。 - 特許庁

To provide a phase change memory for programming the memory cell to either one state selected from three or more states.例文帳に追加

３つ以上の状態から選択されたいずれか１つの状態に当該メモリセルをプログラムする相変化メモリの提供。 - 特許庁

Each of the memory cell circuits 300-1,300-2 includes memory cells 311-314, a data transfer means and a control circuit.例文帳に追加

各メモリセル回路３００−１，３００−２は、メモリセル３１１〜３１４と、データ伝達手段と、制御回路とを備えている。 - 特許庁

To provide a nonvolatile semiconductor memory device in which breakdown of a variable resistance element in a nonvolatile memory cell can be prevented.例文帳に追加

不揮発性メモリセルにおける可変抵抗素子の破壊を抑制できる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device that corrects a random error generated when reading out a memory cell.例文帳に追加

メモリセルの読み出し時に発生するランダムエラーを補正することができる不揮発性半導体記憶装置を提供する。 - 特許庁

A plurality of memory cells are provided in the memory cell region and they are connected by shared word lines and further, coupled to a first level shifter.例文帳に追加

メモリセル領域には複数のメモリセルを設けて共同ワードラインで接続し、さらには第１レベルシフターにカップリングする。 - 特許庁

To provide a semiconductor memory device in which data can be written in a memory cell with lower power consumption as compared with the conventional one.例文帳に追加

データを従来よりも低消費電力でメモリセルへ書き込むことができる半導体記憶装置を提供する。 - 特許庁

To increase-speed of access to a memory cell array in a NAND type flash memory with a floating gate structure.例文帳に追加

本発明は、フローティングゲート構造のＮＡＮＤ型フラッシュメモリにおいて、メモリセルアレイへのアクセスを高速化できるようにする。 - 特許庁

This memory includes a memory cell array 10, an ECC circuit 20, and an invalidation determination circuit 40.例文帳に追加

本発明に係る半導体記憶装置は、メモリセルアレイ１０と、ＥＣＣ回路２０と、無効判定回路４０とを備える。 - 特許庁

To provide a semiconductor memory device in which circuit area is comparatively small and a holding characteristic of data of a memory cell is improved.例文帳に追加

回路面積が比較的小さく、メモリセルのデータの保持特性を向上させた半導体記憶装置を提供する。 - 特許庁

Consequently, an active type memory element is provided which can produce a magnetic field corresponding to information of the memory cell 3.例文帳に追加

このことからメモリセル３の情報に相応した磁界を発生し得るアクティブ型メモリ素子を提供することができる。 - 特許庁

To provide a nonvolatile semiconductor memory device allowing the density of a memory cell transistor to be increased, and a method of manufacturing the same.例文帳に追加

メモリセルトランジスタの高密度化が可能な不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor memory array of an electrically programable and eraserble and accurately aligned floating gate memory cell on a semiconductor substrate by using a self aligned method.例文帳に追加

半導体基板にフローティングゲートのメモリーセルの半導体メモリーアレーを自己整列方法により形成する。 - 特許庁

The nonvolatile memory 1 includes a memory cell array 2, a first sense amplifier 3, a second sense amplifier 4, and a write-in part 5.例文帳に追加

不揮発性メモリ１は、メモリセルアレイ２と、第１のセンスアンプ３と、第２のセンスアンプ４と、書き込み部５とを有している。 - 特許庁

A memory cell array 10 includes memory cells MC arranged at an intersection of a word line WL and a bit line pair BL, /BL.例文帳に追加

メモリセルアレイ１０は、ワード線ＷＬとビット線対ＢＬ、／ＢＬの交差部に設けられたメモリセルＭＣを配列してなる。 - 特許庁

To provide a semiconductor memory device in which an unintended voltage/current is prevented from being applied to a memory cell.例文帳に追加

意図しない電圧／電流がメモリセルに印加されることを防ぐことができる半導体記憶装置を提供する。 - 特許庁

The memory cell of a phase-change memory comprises one diode element and four resistive storage elements formed in its upper part.例文帳に追加

相変化メモリのメモリセルは、１個のダイオード素子とその上部に形成された４個の抵抗性記憶素子とからなる。 - 特許庁

The system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.例文帳に追加

本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁

To provide a semiconductor memory device wherein the worst data pattern of a memory cell array can be written even in a contracted/parallel test.例文帳に追加

縮約・パラレルテストにおいてもメモリセルアレイのワーストデータパターンを書き込むことができる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device and a memory cell circuit which enable a writing operation speed to be higher without reducing a storage holding capability.例文帳に追加

記憶保持能力を低下させずに書き込み動作を高速化する半導体記憶装置、メモリセル回路を提供する。 - 特許庁

To provide a semiconductor memory device which has a memory cell structure to reduce a soft error without complicating a circuit construction.例文帳に追加

回路構成を複雑化することなくソフトエラー低減化を図ったメモリセル構造を有する半導体記憶装置を得る。 - 特許庁

To provide a nonvolatile memory which automatically distributes the cycling capability to a block of a memory cell array.例文帳に追加

メモリセルアレイのブロックに対する書き換え回数を自動的に分散させることが可能な不揮発性メモリを提供する。 - 特許庁

To improve the data read rate of a non-volatile semiconductor memory device using a floating gate electrode MOS transistor as a memory cell.例文帳に追加

浮遊ゲート電極型ＭＯＳトランジスタをメモリセルとする不揮発性半導体記憶装置の読み出し速度を速くする。 - 特許庁

To provide a non-volatile semiconductor memory device having a memory cell including a high coupling ratio and to provide a method for manufacturing the same.例文帳に追加

高いカップリング比を有するメモリセルを備えた不揮発性半導体記憶装置及びその製造方法の提供。 - 特許庁

To provide a memory array write-in port which can write data in an array of a memory cell two times in each clock cycle.例文帳に追加

各クロックサイクルにおいて、メモリセルのアレイにデータを２回書き込むことができるメモリアレイ書き込みポートを提供する。 - 特許庁

To write corrected data back in a memory cell in a semiconductor memory having data reading and writing paths set independently each other.例文帳に追加

データの読み出し経路と書き込み経路とが独立している半導体メモリにおいて、訂正データをメモリセルに書き戻す。 - 特許庁

To provide a semiconductor memory provided with a data sense circuit being preferable when a memory cell of a current readout type is used.例文帳に追加

電流読み出し型のメモリセルを用いた場合の好ましいデータセンス回路を備えた半導体メモリ装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory that has a simple gate structure and stores 4-bit information in one memory cell.例文帳に追加

ゲート構造が簡単でかつ一つのメモリセルに４ビットの情報を記憶する不揮発性半導体メモリを提供する。 - 特許庁

As for image data at each display cell, correction is performed by data from a correction memory 12, and it is stored in an image memory 14.例文帳に追加

各表示セル毎の映像データについて、補正メモリ１２からのデータで補正を行い、映像メモリ１４に記憶する。 - 特許庁

To provide a memory cell, equipped with a path, through which hydrogen diffuses into a transistor in a memory IC, especially in a ferroelectric IC.例文帳に追加

メモリＩＣ、特には、強誘電体ＩＣにおいて、水素がトランジスタへ拡散する経路を備えるメモリセルを提供する。 - 特許庁

To decease the parasitic capacitors of data lines of a semiconductor memory device arranged with many data lines on memory cell arrays.例文帳に追加

メモリセルアレイ上に多数のデータ線が配置される半導体記憶装置において、データ線の寄生容量を低減する。 - 特許庁

An access circuit 150A accesses a memory cell via one of the ports and an access circuit 150B accesses the same memory via the other port.例文帳に追加

アクセス回路１５０Ａは一のポートを介して又アクセス回路１５０Ｂは他のポートを介してメモリセルにアクセスする。 - 特許庁

A semiconductor memory is provided with memory cell arrays B1 to Bm, a line decoder 37 and at least two metal-wiring layers.例文帳に追加

半導体記憶装置は、メモリセルアレイＢ1 〜Ｂm 、行デコーダ37及び少なくとも２層の金属配線層を備えている。 - 特許庁

PHASE CHANGE MEMORY DEVICE INCLUDING MEMORY CELL HAVING DIFFERENT PHASE CHANGE MATERIALS, AND METHOD AND SYSTEM RELATED TO THE SAME例文帳に追加

互いに異なる相変化物質を備えたメモリセルを有する相変化メモリ素子、それに関連した方法及びシステム - 特許庁

To provide a semiconductor device, along with its manufacturing method, that comprises a memory cell containing a TMR film whose memory accuracy does not degrade.例文帳に追加

記憶精度が劣化しないＴＭＲ膜を含むメモリセルを有する半導体装置及びその製造方法を得る。 - 特許庁

This system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.例文帳に追加

本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁