「Memory cell」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

To realize simplifying screening (selection) of a defective memory cell in a probing test.例文帳に追加

プロービングテストにおける不良メモリセルのスクリーニング（選別）の簡便化を実現する。 - 特許庁

To secure a sufficient operation margin even when a memory cell is scaled down.例文帳に追加

メモリセルが微細化されても十分な動作マージンを確保できるようにすること。 - 特許庁

To provide a semiconductor device provided with a memory cell structure which can be miniaturized.例文帳に追加

微細化が可能であるメモリセル構造を備える半導体装置を提供する。 - 特許庁

To provide an SRAM which can increase the integration degree of a memory cell array.例文帳に追加

メモリセルアレイの集積度を上げることが可能なＳＲＡＭを提供すること。 - 特許庁

METHOD OF OPERATING NOR-TYPE FLASH MEMORY DEVICE WHERE SONOS CELL IS ADOPTED例文帳に追加

ＳＯＮＯＳセルが採用されたＮＯＲ型のフラッシュメモリ素子の動作方法 - 特許庁

To provide a semiconductor memory device capable of highly precisely discriminating the information of a memory cell even though a space of distributions of cell current values of data 0 and data 1 of a plurality of memory cells in a memory cell array is extremely narrow or the distributions of them are happened to be overlapped.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁

A current is supplied to the writing wirings disposed, so as to sandwich an arbitrary memory cell column and, current value necessary for inverting the magnetizing direction of the memory layer of the memory cell is reduced, as compared with the case that the current is supplied in reverse to the writing wirings separately via the memory cell column.例文帳に追加

任意のメモリ素子列を挟むように配置した書き込み配線に電流を流すことによって、メモリ素子のメモリ層の磁化方向を反転するのに必要な電流値が、メモリ素子列を挟んで別々に書き込み配線にそれぞれ逆向きに電流を流す場合と比較して低減される。 - 特許庁

To provide a nonvolatile memory cell for preventing destruction of the nonvolatile memory cell when forming or setting the nonvolatile memory cell constituting a nonvolatile memory and for preventing destruction of a driving circuit element or a protection circuit element at resetting when a set resistance becomes too low at setting.例文帳に追加

不揮発性メモリを構成する不揮発性記憶素子のフォーミング時やセット時の不揮発性記憶素子の破壊を防止し、またセット時に設定された抵抗が低くなりすぎた場合のリセット時の駆動回路素子や保護回路素子の破壊を防止することができる不揮発性記憶素子を提供する。 - 特許庁

A nonvolatile semiconductor storage device relating to one embodiment includes a memory cell array provided with a plurality of memory cells, and a control circuit for applying read-out voltage to a selected memory cell and also applying read-out pass voltage to a non-selected memory cell to execute read-out operation.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを備えたメモリセルアレイと、選択メモリセルに読み出し電圧を印加するとともに、非選択メモリセルに読み出しパス電圧を印加して読み出し動作を実行する制御回路とを備える。 - 特許庁

The nonvolatile memory device includes a current source in which a current value is determined by a voltage applied to a first node, a memory cell string coupled to the first node, and the propriety of a program of a memory cell included in the memory cell string is sensed, based on the voltage applied to the first node.例文帳に追加

第１ノードに印加される電圧によって電流値が決められる電流源と、前記第１ノードと接続されるメモリセルストリングとを含み、前記第１ノードに印加される電圧を基礎として前記メモリセルストリングに含まれたメモリセルのプログラムの可否をセンシングする。 - 特許庁

To provide a semiconductor memory device without requiring the storage of a failure cell address in an external separate device when a failure occurs in a cell in a package state, to provide a failure cell address program circuit of the semiconductor memory device and to provide a failure cell address program of the semiconductor memory device.例文帳に追加

パッケージ状態でセルに不良が発生する場合に不良セルアドレスを外部の別途の装置に貯蔵する必要がない半導体メモリ装置の提供並びに、半導体メモリ装置の不良セルアドレスプログラム回路の提供並びに、半導体メモリ装置の不良セルアドレスプログラム方法を提供する。 - 特許庁

Thus, as memory cells can be disposed at the same pitch with the minimum processing dimension along a direction in which a bit line extends, it is possible to form the memory cell having a memory cell area which is less than 4F^2, for example, 2F^2.例文帳に追加

これにより、ビット線の延在方向に沿って最小加工寸法と同じピッチでメモリセルを配置できるので、メモリセル面積が４Ｆ^２未満、例えば２Ｆ^２のメモリセルを形成することができる。 - 特許庁

A memory cell can be made a different threshold voltage state conforming to different electric charges exchange capability of memory cells by erasing a whole plane of a memory cell, and initial data desired to restore can be read out.例文帳に追加

メモリセルへの全面消去を行うことにより、メモリセルの異なる電荷交換能力に従って、異なる閾値電圧状態にすることができ、復活させたい初期データの読み出しが可能になる。 - 特許庁

To provide an NAND flash memory element which improves the program speed of a memory cell, while preventing the program disturb of the memory cell adjacent to a line selecting transistor and a source selecting transistor.例文帳に追加

ライン選択トランジスタとソース選択トランジスタに隣接したメモリセルのプログラムディスターブを防止しつつ、メモリセルのプログラム速度を向上させることができるＮＡＮＤ型フラッシュメモリ素子を提供する。 - 特許庁

A program for functional addition or the like is stored in the external memory cell 100, and information stored in the external memory cell 100 is captured into the receiver 3 via the external memory interface 45.例文帳に追加

外部メモリ素子１００には、機能追加のためのプログラムなどが記憶されており、外部メモリ素子１００に記憶されている情報が外部メモリインターフェース４５を通じて受信装置３に取り込まれる。 - 特許庁

Thereby, the number of memory cells connected to one global word line can be substantially reduced, without enlarging the memory cell size, thus realizing quick operation of a memory cell and power conservation.例文帳に追加

従って、メモリセルサイズを大きくすることなく、１本のグローバルワード線に接続されるメモリセル数を実質的に減らすことができ、メモリセルの動作が高速化されると共に低消費電力になる。 - 特許庁

A write circuit reads first data held in a first memory cell out of a plurality of memory cells, and writes second data corresponding to the first data in a second memory cell different from the first circuit.例文帳に追加

書き込み回路は、複数のメモリセルのうちの第１のメモリセルに保持された第１データを読み出して第１のメモリセルとは別の第２のメモリセルに第１データに対応する第２データを書き込む。 - 特許庁

The storage device includes: a nonvolatile memory cell array; and a memory control circuit executing data write into and data read from the memory cell array in access units of N bits (N is a prescribed integer of 2 or above).例文帳に追加

記憶装置は、不揮発性のメモリーセルアレイと、Ｎビット（Ｎは２以上の所定の整数）のアクセス単位でメモリーセルアレイのデータ書き込みとデータ読み出しを実行するメモリー制御回路と、を備える。 - 特許庁

To provide a memory capable of suppressing the loss of data due to disturbance by suppressing the accumulation of the disturbance in a memory cell included in a memory cell block to which an access operation is intensively performed.例文帳に追加

アクセス動作が集中的に行われたメモリセルブロックに含まれるメモリセルにディスターブが累積するのを抑制することにより、ディスターブによるデータの消失を抑制することが可能なメモリを提供する。 - 特許庁

To secure high processing speed in a semiconductor memory constituted so that, when an address corresponding to a defective cell included in a main memory is selected, the defective cell is replaced by a spare memory.例文帳に追加

主メモリの中に含まれている不良セルに対応するアドレスが選択されたときには予備メモリに振り替えるように構成した半導体メモリ装置において、速い処理速度を確保すること。 - 特許庁

To reduce the ON resistance of a selection transistor of a memory cell without increasing the area of the whole memory array and to attain the accelerating and stabilizing operation for reading the data stored in the memory cell.例文帳に追加

メモリアレイ全体の面積増加を伴うことなくメモリセルの選択トランジスタのオン抵抗を下げることを可能とし、メモリセルの記憶データの読み出し動作の高速化及び安定動作を可能とする。 - 特許庁

To provide a semiconductor memory capable of speeding up the access to a memory cell and suppressing the increase of current consumption by enhancing the degree of freedom of accessing a memory cell.例文帳に追加

メモリセルのアクセスの自由度を向上することにより、メモリセルへのアクセスの高速化を図ることができるとともに、消費電流の増加を抑制することができる半導体記憶装置を提供する。 - 特許庁

An odd-numbered memory cell among memory cells arranged in the column direction is connected to the bit line 36 via a switch 21, and an even-numbered memory cell is connected to the bit line 35 via the switch 21.例文帳に追加

列方向に配列されるメモリセルのうち奇数番目のメモリセルはスイッチ２１を介してビット線３６に接続され、その偶数番目のメモリセルはスイッチ２１を介してビット線３５に接続されている。 - 特許庁

This memory storage device (8) comprises a memory cell (40) which can be constituted so as to have at least a first continuity state, and first and second conductors (46 and 48) respectively connected with the memory cell (40).例文帳に追加

メモリ記憶装置（８）は、少なくとも第１の導通状態を有するように構成可能なメモリ・セル（４０）と、それぞれがメモリ・セル（４０）に結合した第１および第２の導体（４６，４８）含む。 - 特許庁

The temperature sensor 150 detects the temperature (T) of the memory device 150, uses the data from the temperature sensor 150 and the reference memory cell 160 and updates writing current (Ix_PA, Iy_PA, Ix_AP, Iy_AP, Ix and Iy) used to program the array 100 of the memory cell 130.例文帳に追加

温度センサ(150)は、メモリデバイス(50)の温度(T)を検出し、温度センサ(150)及び基準メモリセル(160)からのデータを用いて、メモリセル(130)のアレイ(100)をプログラムするために使用される書き込み電流（Ix_PA、Iy_PA, Ix_AP, Iy_AP, Ix, Iy)を更新する。 - 特許庁

In the method for writing the data in the semiconductor memory device, the method includes writing data in a memory cell through two data writing steps having different magnitude relations of voltages applied to a first impurity region and a second impurity region of the memory cell.例文帳に追加

メモリセルの第１不純物領域及び第２不純物領域に印加される電圧の大小関係が互いに異なる２つのデータ書込みステップによってメモリセルにデータの書込みをなす。 - 特許庁

To provide a semiconductor memory device having a vertical chain structure in which a plurality of phase change memories are laminated on a semiconductor substrate, which reduces the difference in rewriting current between an upper memory cell and a lower memory cell.例文帳に追加

半導体基板上に相変化メモリを複数段積層した縦型チェイン構造を有する半導体記憶装置において、上下のメモリセル間で生じる書き換え電流の差を低減する。 - 特許庁

At that time, the replacement sections 2, 3 decides the redundant memory cell out of the redundant memory cells 12 in accordance with whether the memory cell to be replaced has the first characteristics or the second characteristics.例文帳に追加

このとき置換部（２、３）は、前記置換対象メモリセルが前記第１特性を有するか前記第２特性を有するかに応じて、冗長メモリセル（１１）のうちから前記置換先冗長メモリセルを定める。 - 特許庁

In a semiconductor memory device introducing a virtual ground system, when data is read in the serial read system from a selected memory cell MC1, the source line VSL1 of the selected memory cell is set to the ground level.例文帳に追加

仮想グランド方式を採用した半導体記憶装置において、選択されたメモリセルＭＣ１からシリアルリードでデータを読み出す時、選択されたメモリセルのソース線ＶＳＬ１がグランドレベルになる。 - 特許庁

A semiconductor storage device comprises a memory cell array provided on a semiconductor substrate and including a plurality of memory cells storing data, and a peripheral circuit part provided on the semiconductor substrate and controlling the memory cell array.例文帳に追加

半導体記憶装置は、半導体基板上に設けられデータを記憶する複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられメモリセルアレイを制御する周辺回路部とを備えている。 - 特許庁

In the memory chip 10, data temporarily stored in the corresponding data registers are written in parallel to addresses of the memory cell arrays temporarily stored in the address registers corresponding to the memory cell arrays which are to record the data.例文帳に追加

メモリチップ１０においては、データを記録すべきメモリセルアレイに対応するアドレスレジスタが一時記憶しているメモリセルアレイのアドレスに、対応するデータレジスタが一時記憶しているデータを並列的に書き込む。 - 特許庁

The conductor structure for the magnetic memory cell comprises more than one conductors 21, 23 having widths W1, W2 which are smaller than the sizes of the memory cells and which are crossing the memory cell 20 in directions D_W, D_L._例文帳に追加

磁気メモリ用の導体構造であり、メモリセルの寸法よりも小さい幅Ｗ１、Ｗ２を有する１つ以上の導体２１，２３を含み、方向Ｄｗ，ＤＬにメモリセル２０を横切る。 - 特許庁

In some embodiment, each flash sector of the memory cell has a reference cell of itself for reading out a cell of a sector, the series of reference cells also exist for a whole memory chip operating as master reference.例文帳に追加

ある実施例において、メモリセルの各フラッシュセクタは、セクタのセルを読み出すためのそれ自体の参照セルをもち、一連の参照セルもまた、マスタ参照として作用する全メモリチップ用に存在する。 - 特許庁

To provide a method and a device for programming a non-volatile memory cell of which a current value of a current flowing in a cell is controlled through a current limiter coupled to a source node of a memory cell.例文帳に追加

セルの中を流れる電流の電流値が、メモリーセルのソース・ノードに結合した電流リミッターを通して制御される不揮発性メモリー・セルをプログラムするための方法と装置を提供する。 - 特許庁

The device is equipped with: a redundant cell selector for controlling whether a defective bit of the memory cell is replaced with the redundant memory cell or not, according to a selection signal; and pull down resistors connected between the selection signal and a ground.例文帳に追加

選択信号に応じて、メモリセルの不良ビットを冗長メモリセルに置換するか否かを制御する冗長セルセレクタと、選択信号とグランドとの間に接続されたプルダウン抵抗とを備える。 - 特許庁

Density of a memory cell 13 of an array is optimized, and an SRAM cell 99 having a maximum speed in speed of specifying an address for the memory cell 13 for read and write operations is provided.例文帳に追加

アレイのメモリセル(13)の密度が最適化され、読出し及び書込み動作のためのメモリセル(13)に対するアドレス指定の速度において最大限の速度を有するスタティックランダムアクセスメモリ(SRAM)セル(99)が提供される。 - 特許庁

To provide an interface circuit which memorizes data which contains a parity bit even if a defective cell is in the parity bit cell of a memory cell array; and to provide a parity bit allocation method and a semiconductor memory.例文帳に追加

メモリセルアレイ中のパリティビットセルに不良セルがあってもパリティビットを含むデータを記憶することができるインターフェース回路、パリティビット割付方法及び半導体記憶装置を提供する。 - 特許庁

To provide a flash memory element for preventing a cell from being erased excessively and making uniform the threshold voltage distribution of a memory cell array by preventing an electric charge from being centered in the cell.例文帳に追加

電荷がセル内に集中することを防止することにより、セルの過消去を防止してメモリセルアレイのしきい値電圧分布を均一にすることができるフラッシュメモリ素子を提供すること。 - 特許庁

Resistance RA.RP of a memory cell are not influenced by contents of the memory cell in a voltage region U1, while the resistances RA.RP vary according to the cell contents in another voltage region U2.例文帳に追加

本発明では、電圧領域（Ｕ１）では、メモリーセルの抵抗ＲＡ・ＲＰは、メモリーセル内容に影響されないが、別の電圧領域（Ｕ２）では、同抵抗ＲＡ・ＲＰは、セル内容に応じて変化する。 - 特許庁

The output interface 106 sends the sort of an output cell to the address managing part 108, requires the address storing the cell in the data memory 104, and reads out the cell from the address of the data memory 104.例文帳に追加

また、出力インタフェース部１０８は、アドレス管理部１０８に出力セルの種別を送出し、該セルが格納されたデータメモリのアドレスを要求すると共に、データメモリのそのアドレスから、前記セルを読み出す。 - 特許庁

The input interface 102 sends the sort of an input cell to the address management 108, requires the address for storing the cell in the data memory 104 and writes the cell in the address of the data memory 104.例文帳に追加

入力インタフェース部１０２は、アドレス管理部１０８に入力セルの種別を送出し、該セルを格納するデータメモリのアドレスを要求すると共に、データメモリのそのアドレスに、前記セルを書き込む。 - 特許庁

A holding circuit holds a control signal switching full self-refresh (FSR) performing the whole cell fresh of a memory cell array or partial array self refresh (PASR) performing the partial refresh of the memory cell array.例文帳に追加

保持回路は、メモリセルアレイの全体的なセルフレッシュを行うフルセルフリフレッシュ（ＦＳＲ）と、メモリセルアレイの部分的なリフレッシュを行うパーシャルアレイセルフリフレッシュ（ＰＡＳＲ）とを切替える制御信号を保持する。 - 特許庁

The semiconductor device includes a plurality of memory cells MC storing data of two bits per one cell; and a first reference cell RC1 and a second reference cell RC2 shared by the plurality of memory cells MC.例文帳に追加

本発明は、１セルあたり２ビットのデータを記憶する複数のメモリセルＭＣと、複数のメモリセルＭＣにより共有される第１リファレンスセルＲＣ１及び第２リファレンスセルＲＣ２を備える。 - 特許庁

To provide a semiconductor memory device capable of reducing the total number of magnetic memory elements equipped to a reference memory cell for generating a reference current.例文帳に追加

基準電流を生成するための基準メモリセルに備えられる磁気メモリ素子の総数を減らすことができる半導体メモリ装置を提供すること。 - 特許庁

To provide a gain cell for a memory circuit, a memory circuit comprising multiple gain cells, and a method of producing such gain cells and memory circuits.例文帳に追加

メモリ回路用のゲイン・セル、複数のゲイン・セルから形成されたメモリ回路、およびこのようなゲイン・セルおよびメモリ回路を製造する方法を提供する。 - 特許庁