「Memory cell」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

The first and the second blocks operate as the first and the second blocks for the physical memory cell individually, and collectively as additional blocks for the virtual memory cell.例文帳に追加

第１および第２ブロックは、それぞれ個別的に実際的メモリセルの第１および第２ブロックとして、そして結合的に仮想的メモリセルの追加的なブロックとして動作する。 - 特許庁

The memory cell is connected physically from the bit-line conductor to the sense line conductor.例文帳に追加

メモリセルは、ビット線導体とセンス線導体との間に物理的に接続される。 - 特許庁

To reinforce a signal which is obtained during a readout operation with reference to a magnetic memory cell.例文帳に追加

磁気メモリ・セルに対する読み取り操作中に得られる信号を増強する。 - 特許庁

To increase a writing speed when writing information of a plurality of bits in a memory cell.例文帳に追加

メモリセルに複数ビットの情報を書き込む際の書き込み速度を高速化する。 - 特許庁

An input/output means 6 for redundant memory cell being exclusive for input/output of data of a redundant memory cell space at the time of a test mode is provided in an input/output circuit 5 for test.例文帳に追加

テスト用入出力回路５に、テストモード時に冗長メモリセル空間のデータ入出力専用の冗長メモリセル用入出力手段６を設ける。 - 特許庁

Thus, an optimum reference voltage suitable for a storage memory cell 11 can be generated.例文帳に追加

したがって、記憶用メモリセル１１に応じた最適な基準電圧を発生できる。 - 特許庁

To make it possible to secure a sufficient operating margin even if a memory cell is microstructured.例文帳に追加

メモリセルが微細化されても十分な動作マージンを確保できるようにすること。 - 特許庁

MAGNETO-RESISTANCE EFFECT TYPE ELEMENT AND MAGNETIC MEMORY CELL AND MAGNETIC HEAD USING THE SAME例文帳に追加

磁気抵抗効果型素子ならびにこれを用いた磁気記憶素子および磁気ヘッド - 特許庁

To provide a fit-in type flash memory cell structure which reduces manufacturing cost by simultaneously manufacturing a flash memory cell structure and a CMOS device on a substrate, and simplifies a manufacturing process.例文帳に追加

基板上にフラッシュメモリセル構造とＣＭＯＳ装置を同時に製作して製造コストを下げ、製造工程を簡素化する嵌入式フラッシュメモリセル構造を提供する。 - 特許庁

To provide a CAM cell of flash memory element operating stably even at a low voltage.例文帳に追加

低電圧でも安定的に動作するフラッシュメモリ素子のＣＡＭセルを提供する。 - 特許庁

First through fourth pieces of Al wiring 26, 29, 32 and 35 are formed on the memory cell area.例文帳に追加

メモリセル領域上に、第１〜第４Ａｌ配線２６，２９，３２，３５を形成する。 - 特許庁

Thereby the electron concentration distribution in the tunnel insulating film of the memory cell can be obtained.例文帳に追加

これにより、前記メモリセルのトンネル絶縁膜中の電子濃度分布を求める。 - 特許庁

The data input/output circuit masks at least any one of data written to a memory cell and data read from the memory cell, in accordance with a logic of the first data mask signal.例文帳に追加

データ入出力回路は、メモリセルへの書き込みデータおよびメモリセルからの読み出しデータの少なくともいずれかを、第１データマスク信号の論理に応じてマスクする。 - 特許庁

The source line S1 is shared by a memory cell MC1B to MC8B as well.例文帳に追加

このソース線Ｓ１は、メモリセルＭＣ１Ｂ〜メモリセルＭＣ８Ｂとも共通化されている。 - 特許庁

No peripheral circuit is arranged substantially between the memory cell array area 201 and the pad row 101 and between the memory cell array area 202 and the pad row 102.例文帳に追加

メモリセルアレイ領域２０１とパッド列１０１との間及びメモリセルアレイ領域２０２とパッド列１０２との間に、周辺回路が実質的に配置されていない。 - 特許庁

The detected voltage is a voltage to be applied to the source terminal of the memory cell, and the rewriting voltage applied to the memory cell can be detected with high accuracy when rewriting.例文帳に追加

検出される電圧は、メモリセルのソース端子に印加される電圧であり、書き換え時にメモリセルに印加される書換え電圧を精度良く検出することができる。 - 特許庁

To provide a semiconductor memory device that ensures a proper sense margin by suppressing influence of temperature change of a diode in reading a memory cell of a diode cell system.例文帳に追加

ダイオードセル方式のメモリセルの読み出し動作に際しダイオードの温度変動の影響を抑えて良好なセンスマージンを確保可能な半導体メモリ装置を提供する。 - 特許庁

The switching circuit respectively in the plurality of memory devices avoids a memory cell corresponding to the repair decoded signal and conducts switching to the redundant cell in accordance with the repair decoded signal.例文帳に追加

複数のメモリデバイスのそれぞれの切替回路は、該救済デコード信号に応じて、救済デコード信号に対応するメモリセルを回避して前記冗長セルに切り替える。 - 特許庁

To provide a semiconductor device that reduces occupation area of a memory cell without slowing down writing operation for data to the memory cell.例文帳に追加

本発明は、メモリセルへのデータの書き換え動作を遅くすることなく、メモリセルの占有面積を小さくすることのできる半導体装置を提供することを課題とする。 - 特許庁

Word line drive circuits (2R, 2L) are arranged face to face on both sides of a memory cell array (1) and word line drivers are alternately arranged to memory cell lines in each word line drive circuit.例文帳に追加

メモリセルアレイ（１）の両側にワード線ドライブ回路（２Ｒ，２Ｌ）を対向して配置し、各ワード線ドライブ回路には、ワード線ドライバをメモリセル行に対して交互に配置する。 - 特許庁

As a result, the voltages for programming to and erasing from the memory cell are reduced lower.例文帳に追加

その結果、メモリーセルを書き込みおよび消去するための電圧はより低くなる。 - 特許庁

NON-VOLATILE MEMORY CELL STRUCTURE HAVING ELECTRIC CHARGE TRAP FILM AND MANUFACTURING METHOD OF THE SAME例文帳に追加

電荷トラップ膜を有する不揮発性メモリセル構造物及びその製造方法 - 特許庁

METHOD OF MANUFACTURING NONVOLATILE MEMORY ELEMENT HAVING SIDEWALL GATES AND SONOS CELL STRUCTURE例文帳に追加

側壁ゲートとＳＯＮＯＳセル構造を有する不揮発性メモリ素子の製造方法 - 特許庁

To propose a ferroelectric memory having a small cell size and capable of low voltage operation.例文帳に追加

低電圧動作が可能でセルサイズが小さい強誘電体メモリを提案する。 - 特許庁

A memory cell in which threshold voltage in the non-selection block BLOCK1 is low state is turned on, and a channel layer formed on the memory cell being turned on is made reference voltage 0 V.例文帳に追加

上記非選択ブロックBLOCK1内のしきい値電圧が低い状態のメモリセルがオンして、そのオンしたメモリセルに形成されたチャネル層が基準電圧０Ｖとなるようにする。 - 特許庁

To perform quickly equivalent verification among a plurality of memory cell transistors.例文帳に追加

複数のメモリセルトランジスタ間で同等の検証を素早く行うことを可能とする。 - 特許庁

When the reference current is smaller than the memory cell current, the bit line voltage decreases.例文帳に追加

基準電流がメモリセル電流よりも小さい場合、ビット線電圧は低下する。 - 特許庁

To provide a memory cell resistive state sensing circuit capable of reliably and also inexpensively sensing the resistive state of a memory cell in an MRAM device.例文帳に追加

ＭＲＡＭデバイス中のメモリセルの抵抗状態を信頼性よくかつ低コストで感知することができるようなメモリセル抵抗状態感知回路を提供すること。 - 特許庁

A redundant memory cell 10 is a redundant memory cell in which a control gate and a drain are connected to a wiring being different from plural word lines and plural bit lines.例文帳に追加

冗長メモリセル１０は、コントロールゲート及びドレインが前記複数のワード線及び前記複数のビット線とは異なる配線に接続された冗長メモリセルである。 - 特許庁

For this memory cell, a data register array 15 is provided inside a RAM provided with a memory cell group 1, and data corresponding to different ROW addresses are held simultaneously and accessed on a register.例文帳に追加

メモリセル群１を有するＲＡＭ内にデータレジスタアレイ１５を設け、同時に異なるＲＯＷアドレスに対応するデータを保持し、レジスタ上でアクセスすることを可能とする。 - 特許庁

A semiconductor device comprises memory cell arrays, each of which comprises memory cell mats including a word line and a bit line, a sub-word driver circuit, and a first control part for controlling the sub-word driver circuit.例文帳に追加

半導体装置は、ワード線及びビット線を含むメモリセルマットと、サブワードドライバ回路と、サブワードドライバ回路を制御する第１制御部と、を有するメモリセルアレイを備える。 - 特許庁

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.例文帳に追加

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁

A memory cell array 1 is configured by disposing a memory cell MC including one pair of cross-connected inverters INV1 and INV2 at each intersection of word lines WL and bit lines BL, /BL.例文帳に追加

メモリセルアレイ１は、一対のインバータＩＮＶ１、ＩＮＶ２を交差接続してなるメモリセルＭＣをワード線ＷＬとビット線対ＢＬ、／ＢＬとの交点に配列してなる。 - 特許庁

An n type ion is implanted to a memory cell transistor 110 in an on-state, and a p type ion is implanted to at least a part of a memory cell transistor 120 in an off-state.例文帳に追加

オン状態のメモリセルトランジスタ１１０にｎ型イオンが注入されており、オフ状態のメモリセルトランジスタ１２０の少なくとも一部にｐ型イオンが注入されている。 - 特許庁

According to an embodiment, a nonvolatile semiconductor storage device comprises a memory cell array part and a contact part apposed with the memory cell array part in a first plane.例文帳に追加

実施形態によれば、メモリセルアレイ部と、第１平面内においてメモリセルアレイ部と並置されたコンタクト部と、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

To provide a non-volatile memory cell having a floating gate and its forming method.例文帳に追加

フローティングゲートを有する不揮発性記憶セル及びその形成方法を提供する。 - 特許庁

Accordingly, when a data corresponding to the power-supply potential of the bit line is written in a memory cell, a short circuit with the bit line of the word line corresponding to the memory cell is decided.例文帳に追加

その結果、ビット線の電源電位に対応するデータがメモリセルに書き込まれた場合は、そのメモリセルに対応するワード線がビット線と短絡していると判断する。 - 特許庁

Furthermore, it is possible to provide the uni-directional conductive path formed from the memory cell in the first plane to the memory cell in the second plane sharing the same bit line.例文帳に追加

さらに、第１のプレーン内のメモリセルから、同じビット線を共有する第２のプレーン内のメモリセルまで形成される単方向性の導電性経路を提供する。 - 特許庁

To provide a flash memory device, having stable operation without failures in read-out and having a profitable reference cell circuit, having sufficient margin when a memory cell is read out.例文帳に追加

読出し失敗することなく安定した動作を有し、メモリセルを読出すに際し十分なマージンを持った有利な基準セル回路を有するフラッシュメモリ装置を提供すること。 - 特許庁

CONTROL METHOD, CONTROL PROGRAM, MEMORY CELL AND CONTROLLER FOR TECHNICAL PROCESS INSIDE VEHICLE例文帳に追加

車両内の技術的プロセスの制御方法，制御プログラム，メモリ素子，制御装置 - 特許庁

When the memory cell is formed using a finned FET and a finned capacitor, memory cell density can be increased significantly as compared with the conventional planar capacitor arrangement.例文帳に追加

フィンＦＥＴとフィン・キャパシタとを用いてメモリ・セルを形成することにより、メモリ・セル密度を従来のプレーナ・キャパシタ構成よりも著しく増大させることができる。 - 特許庁

After a thermal oxidation film is formed in the peripheral circuit region RA and the memory cell region by first time thermal oxidation processing , the thermal oxidation film located in the memory cell region is removed.例文帳に追加

１回目の熱酸化処理により周辺回路領域ＲＡとメモリセル領域に熱酸化膜が形成された後、メモリセル領域に位置する熱酸化膜が除去される。 - 特許庁

To provide a method for preparing a memory cell of computer for data writing operation.例文帳に追加

コンピュータ・メモリセルを、データ書込み動作に対して準備する方法を提供する。 - 特許庁

METHOD FOR CONTROLLING NONVOLATILE SEMICONDUCTOR STORAGE CELL, AND NONVOLATILE SEMICONDUCTOR MEMORY例文帳に追加

不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置 - 特許庁

To provide a nonvolatile floating gate memory cell made by a trench of a semiconductor substrate.例文帳に追加

半導体基板のトレンチに作られる不揮発性フローティングゲートメモリセルを提供する。 - 特許庁