「Memory cell」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

To provide a mapping information management apparatus and method for a nonvolatile memory supporting different cell types capable of enhancing the performance of a nonvolatile memory supporting different cell types by mapping a logical address to a physical address included in the memory area of each cell type in the nonvolatile memory supporting different cell types, while taking into consideration the characteristic of the physical address.例文帳に追加

異種セルタイプを支援する不揮発性メモリにおいて、各セルタイプのメモリ領域に含まれる物理アドレスの特性を考慮して論理アドレスを物理アドレスにマッピングすることによって、異種セルタイプを支援する不揮発性メモリの性能を向上できる異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法を提供する。 - 特許庁

This execution method for program verification operation or erasion verification operation has a step in which a reference memory cell is programmed, a step in which a memory cell is programmed, a step in which a set signal is generated using the contents of the reference memory cell, and a step in which program verification operation or erasion verification operation of a memory cell is started by using the set signal.例文帳に追加

基準メモリセルをプログラムするステップと、メモリセルをプログラムするステップと、基準メモリセルの内容を用いてセット信号を生成するステップと、セット信号を用いて、メモリセルのプログラム検証動作または消去検証動作を開始するステップとを有するプログラム検証動作または消去検証動作の実施方法を提供する。 - 特許庁

A method for reading out data stored in the memory cell includes applying boosted voltage to the node (A) electrically-communicating with the memory cell, this boosted voltage is higher than the power source voltage, further, this method includes detecting a current relating to the memory cell to indicate a binary value relating to data stored in the memory cell during read-out operation.例文帳に追加

メモリセルに記憶されたデータを読出すための方法は、メモリセルと電気通信するノード（Ａ）に昇圧された電圧を印加することを含み、この昇圧された電圧は電源電圧よりも高く、この方法はさらに、読出し動作中にメモリセルに記憶されたデータと関連した２進値を示すためにメモリセルと関連した電流を検知することを含む。 - 特許庁

To enable a memory to be driven without increasing power consumption, even if an external magnetic field required for magnetically inverting a memory cell becomes large, and to stably drive the memory, even if the magnetoresistance ratio of a magnetoresistance effect cell is small.例文帳に追加

メモリ素子の磁化反転に要する外部磁界が大きくなっても、消費電力を大きくすることなくメモリの駆動を可能とし、また磁気抵抗効果素子の磁気抵抗比が小さくても安定して駆動させる。 - 特許庁

In a 2T2C type ferroelectric memory, a pulse potential given to a plate line from the potential generating circuit is adjusted, and the quantity of read-out electric charges from a memory cell is reduced, so that the read-out margin of a memory cell is reduced intentionally.例文帳に追加

２Ｔ２Ｃ型強誘電体メモリーでは、電位発生回路によりプレート線に与えるパルス電位を調整し、メモリーセルからの読み出し電荷量を小さくして、メモリーセルの読み出しマージンを意図的に少なくする。 - 特許庁

To provide a semiconductor memory device which can shorten a bit line in a multiport SRAM memory cell and an associative storage, and has a low power consumption type SRAM memory cell whose margin to dispersion in manufacturing is improved.例文帳に追加

マルチポートＳＲＡＭメモリセルや連想メモリにおいてビット線を短くでき、かつ製造上のばらつきに対するマージンを向上した低消費電力型ＳＲＡＭメモリセルを有する半導体記憶装置を提供する。 - 特許庁

The method is characterized by providing a buffer memory 4 related to the cell matrix array 2, and housing memory words to the prescribed number (n) in the buffer memory 4 after the last read-out of the cell matrix array 2.例文帳に追加

この方法の特徴は、セル・マトリックス・アレイ２に関連するバッファ・メモリ４を提供し、さらに所定の数（ｎ）のメモリ・ワードを、セル・マトリックス・アレイ２の最後になされた読出しの後に、バッファ・メモリ４に格納するものである。 - 特許庁

A test method of the nonvolatile semiconductor memory device has a (A) step for performing erasion of the memory cell with a FN system, and a (B) step for performing rewriting of the memory cell with the FN system after the (A) step.例文帳に追加

本発明に係る不揮発性半導体記憶装置のテスト方法は、（Ａ）ＦＮ方式でメモリセルの消去を行うステップと、（Ｂ）上記（Ａ）ステップの後、ＦＮ方式でメモリセルの書き戻しを行うステップとを有する。 - 特許庁

To prevent the erroneous writing in an unselected memory cell in a nonvolatile semiconductor memory of virtual grounding system in which MOS transistor having a charge storage layer consisting of a silicon nitride film in the gate insulating film is used as a memory cell.例文帳に追加

ゲート絶縁膜中にシリコン窒化膜からなる電荷蓄積層を有するＭＯＳトランジスタをメモリセルとする仮想接地方式の不揮発性半導体メモリにおいて、非選択なメモリセルへの誤書き込みを防止する。 - 特許庁

Each of the memory cell and the redundant memory cell has a memory element disposed in an area in which a bit and a word line intersect each other via an insulator, and the inspection circuit has a plurality of flip-flop circuits and an interface circuit.例文帳に追加

メモリセルと冗長メモリセルの各々は、ビット線とワード線が絶縁体を介して交差する領域に設けられた記憶素子を有し、検査回路は複数のフリップフロップ回路とインターフェース回路を有する。 - 特許庁

The nonvolatile semiconductor memory device is provided with an auxiliary current source (10) in parallel to a selection memory cell (MC), current change for a sense amplifier (16) of a reading circuit (6) is accelerated, and a rise in a bit line potential to which the selection memory cell is connected is suppressed.例文帳に追加

選択メモリセル（ＭＣ）と並列に補助電流源（１０）を設け、読出回路（６）のセンスアンプ（１６）に対する電流変化を加速し、かつ選択メモリセルが接続するビット線電位の上昇を抑制する。 - 特許庁

To provide a phase change memory cell including nanocomposite insulator, contacting a storage material, which makes each more minute selective device operational by reducing electric power required for changing a memory state in a memory cell.例文帳に追加

メモリセル内のメモリ状態を変化させるために必要な電力を低減し、より微細な各選択デバイスの使用を可能にした、記憶材料に接触しているナノコンポジット絶縁体を有する相変化メモリセルを提供する。 - 特許庁

A sense amplifier 7 detects memory information by comparing a discharge potential (Vo) of a bit line BL, to which one side of an electrode of a memory cell resistance Rcell in a memory cell MC is connected, with a reference potential (/Vo).例文帳に追加

センスアンプ７は、メモリセルＭＣ内のメモリセル抵抗Ｒｃｅｌｌの一方の電極が接続されたビット線ＢＬの放電電位（Ｖｏ）を参照電位（／Ｖｏ）と比較することにより、記憶情報を検出する。 - 特許庁

Consequently, memory capacity available for the user is made higher in the memory cell array of same integration density by reducing a rate occupied by a recording area for parity bit in the memory cell array compared with a conventional device.例文帳に追加

結果、従来装置に比べてメモリセルにおけるパリティビット用の記録領域の占める割合を低下させることで、集積密度が同一のメモリセルアレイにおいて、ユーザが利用可能な記憶容量を高くしている。 - 特許庁

To compensate data held in a memory cell without rewriting data constantly, in a ferroelectric memory device using ferroelectric substance for a capacitor of a memory cell.例文帳に追加

本発明は、メモリセルのキャパシタに強誘電体を用いる強誘電体メモリデバイスにおいて、定常的にデータの再書き込みを行わずに、メモリセルで保持されているデータを補償できるようにすることを最も主要な特徴とする。 - 特許庁

Between a memory cell (DMC) adjacent to a peripheral circuit region (PC) among a plurality of memory cells (NMC, DMC) and a semiconductor substrate (100), a contact plug extending from a lower electrode (M13) of the memory cell (DMC) toward the semiconductor substrate (100) is not formed.例文帳に追加

複数のメモリセル(NMC,DMC)のうち周辺回路領域(PC)に隣接するメモリセル(DMC)と半導体基板(100)との間には、そのメモリセル(DMC)の下部電極(M13)から半導体基板(100)に向けて延伸するコンタクトプラグが形成されていない。 - 特許庁

The nonvolatile semiconductor memory device includes a memory cell array constituted in such a manner that a plurality of blocks are arrayed which comprises an aggregation of NAND cell units provided with a plurality of nonvolatile memory cells MC connected in series.例文帳に追加

不揮発性半導体記憶装置は、直列接続された複数の不揮発性メモリセルＭＣを備えたＮＡＮＤセルユニットの集合により構成されるブロックを複数個配列して構成されるメモリセルアレイを備える。 - 特許庁

An erase command is accepted for the erasing target memory cell in units of a plurality of word lines WL disposed in the sector 122, and all the data in the sector 122 including the erasing target memory cell are saved in a different memory 150.例文帳に追加

セクタ１２２内に配置された複数のワードラインＷＬ単位のイレーズ対象メモリセルについてイレーズ指令を受け入れ、イレーズ対象メモリセルを含むセクタ１２２内の全データを別メモリ１５０に待避する。 - 特許庁

When it is detected that the state of the memory cell is an abnormal state, the memory control device changes the address control part to be used for specifying the memory cell from the first address control part to the second address control part.例文帳に追加

メモリ制御装置は、メモリセルの状態が異常状態であると検出された場合に、メモリセルを特定するために用いるアドレス制御部を第1のアドレス制御部から第2のアドレス制御部へ変更する。 - 特許庁

A memory cell array 1 is configured so that a plurality of memory cells MC which are connected to a word line and a bit line, store one value out of n values (n is a natural number of 2 or more) in one memory cell, and are arranged in a matrix.例文帳に追加

メモリセルアレイ１は、ワード線、及びビット線に接続され、１つのメモリセルに、ｎ値（ｎは２以上の自然数）のうちの１値を記憶する複数のメモリセルＭＣがマトリックス状に配置されて構成されている。 - 特許庁

To read a memory cell having a charge-trapping structure by measuring the current between the substrate area of the memory all and one of the source area and the drain area of the memory cell.例文帳に追加

電荷トラッピング構造を有するメモリセルが、前記メモリセルの基板領域と、前記メモリセルのソース領域または前記メモリセルのドレーン領域のどちらか一方との間の電流を測定することによって、読み出される。 - 特許庁

To provide a further-high-density phase-change memory capable of minimizing an interfacial region between a phase-change material of a memory cell and at least one electrode in order to minimize electric energy for programming the memory cell.例文帳に追加

メモリセルをプログラムするための電力量を最小限に抑えるため、メモリセルの相変化材料と少なくとも１つの電極との界面領域を最小にできる、より密度の高い相変化メモリを提供する。 - 特許庁

The MRAM includes a memory cell array having magnetic memory cells arranged in lines and columns at intersection of word, bit and digit lines, and a sense amplifier for sensing data stored in a selected magnetic memory cell.例文帳に追加

ＭＲＡＭは、ワードライン、ビットライン、及びデジットラインの交差点に行及び列に配列されたマグネチックメモリセルを有するメモリセルアレイと、選択されたマグネチックメモリセルに貯蔵されたデータを感知する感知増幅器とを含む。 - 特許庁

A block isolate/select transistor ST is provided between two concatenate memory transistors MC15 and MC16 in the NAND cell and the NAND cell block 1 is divided into two memory cell units MU0, MU1.例文帳に追加

ＮＡＮＤセルのなかの連接する二つのメモリトランジスタＭＣ１５とＭＣ１６の間には、ブロック分離選択トランジスタＳＴが設けられて、ＮＡＮＤセルブロック１が二つのメモリセルユニットＭＵ０，ＭＵ１に分割されている。 - 特許庁

Consequently, when deterioration of data of the PF cell 21 is decided, deterioration of data of the memory cell MC is predicted, and data is rewritten in the memory cell MC by a dara rewriting control circuit 15.例文帳に追加

その結果、ＰＦセル２１のデータの劣化が判定された場合に、メモリセルＭＣのデータの劣化を予測し、データ書き込み制御回路１５によりメモリセルＭＣへのデータの再書き込みを行う構成となっている。 - 特許庁

In addition, the pattern of each unit memory cell in the memory cell array region 1 and the pattern of the dummy cell in a piling region 2 are made equal to each other and both patterns have an axisymmetrical relation with respect to their boundary line BC2.例文帳に追加

加えて、メモリセルアレイ領域１の１メモリセル単位のメモリセルのパターンと杭打ち領域２のダミーセルのパターンとは同一で、かつ両者のパターンは境界線ＢＣ２に対してに線対称な関係を呈している。 - 特許庁

Based on a program verification method of the nonvolatile memory device, a memory cell that does not need program verification has no on-cell current flowing through because the cell cannot be precharged at a time of the program verification operation.例文帳に追加

本発明の実施形態による不揮発性メモリー装置のプログラム検証方法によれば、プログラム検証を必要としないメモリーセルは、プログラム検証動作の時プリチャージできないためにオンセル電流が流れない。 - 特許庁

A test writing control circuit 12 operates in a test mode and in each regular cell array CA 1-4, writes test data in a regular memory cell at a position corresponding to the position of the parity memory cell where test parity data are written.例文帳に追加

試験書き込み制御回路１２は、試験モード中に動作し、各レギュラーセルアレイＣＡ１−４において、試験データを、試験パリティデータが書き込まれるパリティメモリセルの位置に対応する位置のレギュラーメモリセルに書き込む。 - 特許庁

The first and the second replacement information having been recorded in the redundant file memory at the time of accessing a normal memory cell are read out simultaneously, then a defective cell is replaced by a redundant cell according to the replacement information.例文帳に追加

そして、通常メモリセルへのアクセス時に冗長ファイルメモリに記録された第１及び第２の置換情報を同時に読み出し、その置換情報に従って不良セルから冗長セルへの置き換えを行う。 - 特許庁

The ferroelectric storage device has a first memory cell MCO which includes a ferroelectric capacitor and a first reference cell RMCO which includes a ferroelectric capacitor for holding the reference potential of the data held by the first memory cell MCO.例文帳に追加

強誘電体キャパシタを含む第１のメモリセルＭＣ０と、該第１のメモリセルＭＣ０が保持するデータの参照電位を保持する強誘電体キャパシタを含む第１のリファレンスセルＲＭＣ０とを有している。 - 特許庁

The programming method for a nonvolatile memory device includes: a stage in which a channel of a memory cell selected by programmed data is floated; and a stage in which the word lines of the selected and non-selected memory cells are driven so as to cause gate-induced drain leakage between the selected memory cell and the non-selected memory cell.例文帳に追加

本発明は、プログラムされるデータによって選択されたメモリセルのチャンネルをフローティングさせる段階と、前記選択されたメモリセルと非選択されたメモリセルの間にゲート有機ドレーン漏れが発生するように前記選択された及び非選択されたメモリセルのワードラインを駆動する段階とを具備する不揮発性メモリ装置のプログラム方法を提供する。 - 特許庁

A data path from a defect DQ line to a corresponding DQ buffer is switched to a data path to the DQ buffer from the spare DQ line and the memory cell where the defect occurs is replaced with the spare memory, so that even if the memory cell becomes defective owing to secular change after the memory cells are built in the system, the memory cell can be relieved without causing the system itself to become defective.例文帳に追加

不良ＤＱ線から対応するＤＱバッファへのデータパスを、スペアＤＱ線からＤＱバッファへのデータパスに切り替えて不良が発生したメモリセルをスペアメモリセルに置換することにより、システムに組み込んだ後で、経年変化等によってメモリセルに不良が発生した場合でもシステムそのものを不良にすることなく救済が可能となる。 - 特許庁

A first memory cell provided with a first selection transistor and a first memory capacitor and a second memory cell provided with a second selection transistor and a second memory capacitor are provided, the first selection transistor is an n-type channel transistor, the second selection transistor is a p-type transistor, and the memory cell is formed in an SOI board having an insulation layer.例文帳に追加

第１の選択トランジスタと第１のメモリキャパシタを備えた第１のメモリセルと、第２の選択トランジスタと第２のメモリキャパシタを備えた第２のメモリセルを設け、前記第１の選択トランジスタはｎ形チャネルトランジスタであり、前記第２の選択トランジスタはｐ形チャネルトランジスタであり、前記メモリセルは、絶縁層を有したＳＯＩ基板内に形成する。 - 特許庁

The memory cell array is provided with a first memory cell area where data are written according to whether or not electrons 90 are injected into a floating gate 29 of a memory transistor 23 and a second memory cell area where data are written according to whether or not a p-type impurity area 55 functioning as a channel area is formed in a memory transistor 43.例文帳に追加

メモリセルアレイは、メモリトランジスタ２３のフローティングゲート２９に電子９０が注入されるか否かでデータの書き込みが行われる第１のメモリセル領域と、メモリトランジスタ４３にチャネル領域として機能するｐ型の不純物領域５５が形成されるか否かでデータが書き込まれる第２のメモリセル領域とを有している。 - 特許庁

The memory chip reads data, and outputs status information indicating the status of a memory cell relating to a writing operation or an erasing operation.例文帳に追加

メモリチップは、データ読み出し、書き込み又は消去の動作に関するメモリセルのステータスを示すステータス情報を出力する。 - 特許庁

In a memory cell array, a plurality of memory cells are arranged in rows and columns, word lines are arranged at the rows, and bit lines are arranged at the columns.例文帳に追加

メモリセルアレイは、複数のメモリセルが行及び列に配置され、行にワード線が配置され、列にビット線が配置されている。 - 特許庁

To provide a method for reading memory data from a resistive memory cell including a selection register addressable via a control value.例文帳に追加

制御値を介してアドレス可能な選択トランジスタを備えた抵抗メモリセルからメモリデータを読み出すための方法を提供する。 - 特許庁

In a line mode, a memory cell of the same row is selected, and in a box mode, memory cells of different rows are selected simultaneously.例文帳に追加

ラインモード時においては同一行のメモリセルを選択し、ボックスモード時においては異なる行のメモリセルを同時に選択する。 - 特許庁

To disclose a semiconductor memory device and a redundancy method of this device, by which a defect of a memory cell generated in a package level can be repaired.例文帳に追加

パッケージレベルで発生したメモリセルの不良をリペアできる半導体メモリ装置及びその装置のリダンダンシ方法を公開する。 - 特許庁

To provide a large-capacity semiconductor memory device which can be integrated at high density with a low cost without involving an increase in the surface area of a memory cell.例文帳に追加

メモリセルの面積を増やすことなく高集積化し、低コストでより大容量の半導体記憶装置を提供する。 - 特許庁

To improve the pitch of a nonvolatile memory device by reducing the number of lines of each cell in a NAND flash memory structure.例文帳に追加

ＮＡＮＤフラッシュメモリ構造において、各セルについてのライン数を削減して、不揮発性メモリデバイスのピッチを改善すること。 - 特許庁

To provide a semiconductor memory which can find its deteriorated memory cell by itself without bothering an host system.例文帳に追加

上位システムに負担をかけず、半導体記憶装置がメモリセルの劣化を自ら検知できる半導体記憶装置を提供すること。 - 特許庁

To provide a semiconductor memory having a redundancy circuit substituted for a redundancy cell corresponding to a defective type of a memory.例文帳に追加

メモリの不良類型に相応する冗長セルに代替する冗長回路を備えた半導体メモリ装置を提供すること。 - 特許庁

To provide a method of manufacturing a semiconductor device preventing malfunction of a memory cell due to interference between memory cells adjacent to each other.例文帳に追加

隣接するメモリセル間の干渉に起因するメモリセルの誤動作を回避する半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor memory in which operation characteristics of a sense amplifier are not degraded even if memory cell array power source voltage is dropped.例文帳に追加

メモリセルアレイ電源電圧が低くなってもセンス増幅器の動作特性が低下しない半導体メモリ装置を提供する。 - 特許庁