「Memory cell」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

A value stored in a memory cell B2000 is referenced through bit lines B621 and 622.例文帳に追加

メモリセルＢ２０００に保持された値はビット線Ｂ６２１および６２２から参照される。 - 特許庁

To manufacture a high-resistance element in a chip, having a memory cell transistor by using a constituent member thereof.例文帳に追加

メモリセルトランジスタを有するチップ中にその構成部材を用いて高抵抗素子を作る。 - 特許庁

By this resistance control, the PMOS transistor 15m makes output from the memory cell array 16m as voltage and can input it to a sense amplifier circuit 18 so that degradation of threshold voltage difference of the memory cell of the memory cell array 16m due to repetition of rewriting operation is corrected.例文帳に追加

この抵抗制御により、ＰＭＯＳトランジスタ１５ｍは、書き換え動作の繰り返しによるメモリセルアレイ１６ｍのメモリセルの閾値電圧差の低下を補正するように、メモリセルアレイ１６ｍからの出力を電圧にして、センスアンプ回路１８に入力できる。 - 特許庁

To improve data holding characteristics without increasing the size of a latch part of a latch type memory cell.例文帳に追加

ラッチ型メモリセルのラッチ部のサイズを増大させることなく、データ保持特性を改善する。 - 特許庁

To provide an improved circuit and a method for testing deterioration of a ferroelectric memory cell.例文帳に追加

強誘電体メモリセルの劣化をテストする改良した回路及び方法を提供する。 - 特許庁

To provide a semiconductor memory device having a test function for surely detecting a defective memory cell, of which the capacity value of a capacitor in a memory cell is lower for a standard range, since the possibility of causing a defective cell becomes high, as increase in the capacity proceeds in the future.例文帳に追加

今後大容量化が進むに連れて不良セルを生む可能性も高くなるため、メモリセルにおけるコンデンサの容量値が規格範囲に対して低い不良メモリセルを確実に検出するテスト機能を有する半導体記憶装置を提供する。 - 特許庁

A second switch is brought into conduction during the read period to a bit line provided on a side opposite to a first non-selected multilevel memory cell and connected to a second non-selected multilevel memory cell adjacent to the first non-selected multilevel memory cell sharing the bit line to which the drain is connected.例文帳に追加

ドレインが接続されるビット線を共有する第１の非選択多値メモリセルに隣接する第２の非選択多値メモリセルに接続される第１の非選択多値メモリセルと反対側のビット線に対しては、第２スイッチが読み出し期間中導通する。 - 特許庁

To change the magnetic direction of the reference layer of a magnetic memory cell by a small magnetic field.例文帳に追加

磁気メモリセルの基準層の磁気的向きを小さな磁界で変更できるようにすること。 - 特許庁

Two memory transistors are formed in three-dimesional form at the step and the cell area is very small.例文帳に追加

段差に３次元的に２メモリトランジスタが形成され、セル面積が極めて小さい。 - 特許庁

To provide a ferroelectric memory of which the operating speed is high and a unit cell size is small.例文帳に追加

動作速度が速くかつ単位セルサイズの小さい強誘電体メモリを提供する。 - 特許庁

A memory cell is configured by a combination of a p-MOSFET 20 and an n-MOSFET 22.例文帳に追加

メモリセルをｐ−ＭＯＳＦＥＴ２０とｎ−ＭＯＳＦＥＴ２２との組で構成する。 - 特許庁

To reduce the use of memory for analysis of a particle behavior using a cell method.例文帳に追加

セル法を適用して粒子挙動解析を行なう際に、メモリ使用量を低減する。 - 特許庁

A memory cell includes a source region and a drain region separated by a channel region.例文帳に追加

本メモリセルはチャネル領域で分離されたソース領域及びドレイン領域を備える。 - 特許庁

In a state wherein a silicon nitride film is used as a charge-trap film of each of memory cells MS arranged in a matrix in a memory cell array 1. silicon oxide films are used as gate insulating films of selection transistors SG1, SG2 included in a NAND cell MS together with the memory cell MC.例文帳に追加

メモリセルアレイ１にマトリクス状に配置されたメモリセルＭＣのチャージトラップ膜として、シリコン窒化膜を用いた上で、メモリセルＭＣとともにＮＡＮＤセルＭＳに含まれる選択トランジスタＳＧ１、ＳＧ２のゲート絶縁膜として、シリコン酸窒化膜を用いる。 - 特許庁

The internal data bus lines are arranged so as to extend in the column direction across the memory cell.例文帳に追加

内部データバス線はメモリセル上を渡って列方向に延在するように配置される。 - 特許庁

In first to third memory sub-arrays 11A-11c excluding a forth memory sub-array 11D, cell columns of 64 columns accessed by column lines respectively are arranged, cell columns of 65 columns including a redundant cell column 11a is arranged only in the forth memory sub-array 11D.例文帳に追加

第４のメモリサブアレイ１１Ｄを除く第１〜第３のメモリサブアレイ１１Ａ〜１１Ｃは、それぞれカラム線によりアクセスされる６４列分のセル列が配置され、第４のメモリサブアレイ１１Ｄにのみ、冗長セル列１１ａを含む６５列分のセル列が配置されている。 - 特許庁

To provide a nonvolatile magnetic memory cell and a storage circuit block employing the same.例文帳に追加

本発明は、不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロックを提供する。 - 特許庁

The first and the second banks include at least a train of one fixed code injection memory cell.例文帳に追加

第１及び第２のバンクは少なくとも１つの固定コード注入メモリセルの列を含む。 - 特許庁

To achieve micronization/higher integration/easiness in working of a memory cell transistor by decreasing aspect ratio.例文帳に追加

アスペクト比を低減し、メモリセルトランジスタの微細化・高集積化・加工容易性を実現する。 - 特許庁

A system and a method by which a state of a memory cell can be discriminated more accurately are explained.例文帳に追加

メモリセルの状態をいっそう正確に判定できるシステム及び方法が説明される。 - 特許庁

The memory cells MC store k bits of data (k is a natural number not less than 2) into a single cell.例文帳に追加

メモリセルＭＣは、１セルにｋビット（ｋは、２以上の自然数）のデータを記憶する。 - 特許庁

This device is provided with a memory cell array 11 and a source line driver 13.例文帳に追加

不揮発性半導体記憶装置は、メモリセルアレイ１１とソース線ドライバ１３とを備えている。 - 特許庁

A total capacity of address spaces of the memory cell array becomes 256 unique addresses which are different from one another.例文帳に追加

メモリーセルアレーのアドレススペースの総容量は２５６の唯一無二の別々のアドレスとなる。 - 特許庁

The magnetic memory cell is used as equipped with transistors TR1, TR2 and a magnetic resistance element group 2.例文帳に追加

トランジスタＴＲ１、ＴＲ２と磁気抵抗素子群２とを具備する磁気メモリセルを用いる。 - 特許庁

To provide a semiconductor memory device which can improve the probability of the relief of a defective cell.例文帳に追加

欠陥セルの救済確率を向上可能な半導体記憶装置を提供する。 - 特許庁

The global word line is generally directed toward the second direction and is magnetically connected to the memory cell.例文帳に追加

グローバルワード線は概ね、第２の方向に向けられ、メモリセルに磁気的に接続される。 - 特許庁

To increase read-out speed for a nonvolatile memory cell without increasing layout area.例文帳に追加

レイアウト面積を大きくすることなく、不揮発性メモリセルに対する読出しを高速化する。 - 特許庁

At least one of the dummy word line and the dummy bit line is disposed outside the memory cell array.例文帳に追加

ダミーワード線及びダミービット線の少なくとも１つはメモリセルアレイの外部に配置される。 - 特許庁

MAPPING INFORMATION MANAGEMENT APPARATUS AND METHOD FOR NONVOLATILE MEMORY SUPPORTING DIFFERENT CELL TYPES例文帳に追加

異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法 - 特許庁

A memory cell is arranged between first wiring and second wiring and has a variable resistive element.例文帳に追加

メモリセルは、第１配線と第２配線との間に配置され可変抵抗素子を有する。 - 特許庁

To provide a semiconductor memory device having data erase mode that suppresses deterioration of cell characteristics.例文帳に追加

セル特性劣化を抑制したデータ消去モードを持つ半導体記憶装置を提供する。 - 特許庁

A common buffer section is provided for a plurality of memory cell sections arranged in each unit pixel.例文帳に追加

各単位画素に設けられた複数のメモリセル部に対して、共通のバッファ部を設ける。 - 特許庁

PROGRAM CONTROL CIRCUIT AND METHOD FOR FLASH MEMORY DEVICE HAVING MULTI-LEVEL CELL例文帳に追加

マルチ−レベルセルを有するフラッシュメモリ装置のプログラム制御回路及びそのプログラム制御方法 - 特許庁

At the time t02, a memory cell plate line CP is made to be Vcpw and voltages V111, V113 are increased to Vcpw.例文帳に追加

時刻ｔ02に、メモリセルプレート線ＣＰをＶcpwとして電圧Ｖ111、Ｖ113をＶcpwに昇圧する。 - 特許庁

To provide a magnetic storage device which contributes to size reduction by making the size of a memory cell smaller.例文帳に追加

メモリセルのサイズをより小さくして、小型化に寄与する磁気記憶装置を提供する。 - 特許庁

The memory cell MC includes a flip-flop FF consisting of 1st and 2nd inverters 150, 152.例文帳に追加

メモリセルＭＣは、第１及び第２のインバータ１５０、１５２からなるフリップフロップＦＦを含む。 - 特許庁

A memory cell includes a first and second inverters, and a first and second transfer transistors.例文帳に追加

メモリセルが、第１及び第２のインバータ、及び第１及び第２の転送トランジスタを含む。 - 特許庁

To reduce the layout area of a semiconductor storage device accessing a memory cell string selectively.例文帳に追加

メモリセル列に選択的にアクセスする半導体記憶装置のレイアウト面積を小さくする。 - 特許庁

Different sub decode signals are supplied to respective blocks BL_1-BL_m, constituting a memory cell array.例文帳に追加

メモリセルアレイを構成している各ブロックＢＬ_1〜ＢＬ_mに異なるサブデコード信号を供給する。 - 特許庁

To improve reliability of a semiconductor device having a vertical transistor for memory cell selection.例文帳に追加

メモリセル選択用の縦型トランジスタを有する半導体装置の信頼性を向上させる。 - 特許庁

To provide an effective method for supplying a prescribed voltage to a memory cell transistor.例文帳に追加

メモリセルトランジスタに所定の電圧を供給するための効果的な手法を提供する。 - 特許庁

QUANTUM DOT-BASED MAGNETIC RANDOM ACCESS MEMORY CELL, ARRAY THEREOF AND MANUFACTURING METHOD THEREFOR例文帳に追加

量子ドットをベースにした磁気ランダムアクセスメモリセルとそのアレイ、および、これらの製造方法 - 特許庁

The memory cell 1 includes storage circuits 2, and 3, a detection circuit 4, and a switching circuit 5.例文帳に追加

このメモリセル１は、記憶回路２、３と、検出回路４と、スイッチング回路５とを具備する。 - 特許庁

CIRCUIT AND METHOD FOR ABANDONING CELL EXCEEDING READ STANDBY TIME OF FIFO MEMORY例文帳に追加

先入れ先出しメモリの読出し待機時間超過セルの廃棄回路およびセル廃棄方法 - 特許庁

An ECC circuit corrects data read from the memory cell array based on redundant data.例文帳に追加

ＥＣＣ回路は、メモリセルアレイから読み出されたデータを冗長データに基づいて訂正する。 - 特許庁