「Memory cell」に関連した英語例文の一覧と使い方(54ページ目) - Weblio英語例文検索

To enable detecting a memory cell of which characteristics are varied irregularly when writing-in and erasing data of a nonvolatile semiconductor memory.例文帳に追加

不揮発性半導体メモリ装置へのデータ書き込み及び消去時にイレギュラーに変動するメモリセルを検出可能にする。 - 特許庁

To reduce resistance of a source diffusion layer, without having to increase the pattern area of a memory cell of a nonvolatile semiconductor memory device.例文帳に追加

不揮発性半導体記憶装置のメモリセルのパターン面積の増大を伴なうことなくソース拡散層の低抵抗化を行う。 - 特許庁

To provide a new weak cell detecting and correcting method detecting and correcting a weakly programmed cell in a nonvolatile memory device.例文帳に追加

不揮発性メモリデバイスにおけるプログラミングが弱いメモリセルを検出し、補正する新規な弱いセル検出補正方法を提供する。 - 特許庁

After detecting an abnormal cell, it is detected whether a memory cell considered as normal is over-erased or not.例文帳に追加

異常セルを検出した後、正常とみなされたメモリセルに対して、過消去不良を起こしているか否かを検出する。 - 特許庁

In this case, the other ends 32 of the memory cell capacitances 16, 21 and other ends 33 of the reference cell capacitances 8, 15 are electrically separated.例文帳に追加

ここで、メモリセル容量１６、２１の他端３２と参照セル容量８、１５の他端３３は、電気的に分離されている。 - 特許庁

To achieve a cell configuration that ensures a dielectric strength of each memory cell in the case of microfabrication, and controls a minute threshold distribution.例文帳に追加

微細化した場合でもメモリセルの絶縁耐圧を確保し精密なしきい値分布を制御可能なセル構造を実現する。 - 特許庁

To provide an OTP cell having improved reliability of simple drive, decreased power consumption and a decreased cell size, and provide a memory device.例文帳に追加

簡単かつ信頼性の高い駆動を有し、また、低い消費電力及び小面積のＯＴＰセル及びメモリ装置に関する。 - 特許庁

To provide a nonvolatile memory obtained by tracking the threshold voltage characteristic of reference-side cell transistors to the characteristic of a core-side cell transistor.例文帳に追加

レファレンス側セルトランジスタの閾値電圧特性をコア側セルトランジスタの特性にトラッキングさせた不揮発性メモリを提供する - 特許庁

To provide a memory device having bit line equalizer in a cell array, and a method for arranging a bit line equalizer in a cell array.例文帳に追加

セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法を提供する。 - 特許庁

In the PROM region PA, the PROM cell of the same configuration as the configuration of the normal memory cell is coupled to a redundancy sub bit line RSB.例文帳に追加

ＰＲＯＭ領域ＰＡでは、正規メモリセルと同構成のＰＲＯＭセルが冗長サブビット線ＲＳＢに結合される。 - 特許庁

A potential of the bit line connected to a cell to be accessed is amplified by the sense amplifier when the access circuit 150A accesses the memory cell.例文帳に追加

アクセス回路１５０Ａのアクセスに伴ってアクセス対象セルに接続されたビット線の電位がセンスアンプによって増幅される。 - 特許庁

The MMC writes a data demanded to be written on memory devices of both cell board 1a and cell board for exchange 1a'.例文帳に追加

ＭＭＣはコピー中の書き込み要求に対しては、セルボード１ａと交換用セルボード１ａ’との両方のメモリに書き込む。 - 特許庁

The second comparator receives a high reference voltage and the cell voltage of the memory cell, and outputs a second value in accordance with this.例文帳に追加

第２の比較器は、高い基準電圧と、前記メモリセルのセル電圧とを受信し、これに応じて第２の値を出力する。 - 特許庁

The first comparator receives a low reference voltage and the cell voltage of the memory cell, and outputs a first value in accordance with this.例文帳に追加

第１の比較器は、低い基準電圧と、前記メモリセルのセル電圧とを受信し、これに応じて第１の値を出力する。 - 特許庁

When the potential of the source line SL0 is controlled to the second voltage, a cell current smaller than a reference current flows into the memory cell.例文帳に追加

ソース線ＳＬ０の電位が第２の電圧に制御されたとき、メモリセルには、参照電流より少ないセル電流が流れる。 - 特許庁

Also, a NMOS transistor MN1 is turned off directly before latch of cell data by the sense amplifier, and a memory cell part is separated from a sense amplifier part.例文帳に追加

なお、センスアンプでセルデータをラッチ直前にＮＭＯＳトランジスタＭＮ１をオフして、メモリセル部とセンスアンプ部とを切り離す。 - 特許庁

Thereby, charging current to the floating capacity of the dummy cell from the virtual ground type memory cell array region and geneation of leak current can be prevented.例文帳に追加

仮想接地型メモリセルアレイ領域からダミーセルの浮遊容量への充電電流やリーク電流の発生を防止する。 - 特許庁

That is, same design as the memory cell can be applied for the magnetic storage part or the like, and the efficient program cell can be arranged.例文帳に追加

すなわち磁気記憶部等についてはメモリセルと同様の設計が可能であり、効率的なプログラムセルを設けることができる。 - 特許庁

In this case, word lines of the regular memory cell MC is inactivated prior to the word lines of the dummy cell DMC.例文帳に追加

この場合、正規メモリセルＭＣのワード線の非活性化をダミーセルＤＭＣのワード線の非活性化よりも先行的に実施する。 - 特許庁

In this case, the internal address is an address which is at least one-clock antecedent to an address of a memory cell of a normal cell array to be repaired.例文帳に追加

この際、内蔵アドレスは、リペアしようとするノーマルセルアレイのメモリセルのアドレスより少なくとも１クロック以前のアドレスである。 - 特許庁

To provide a thin film magnetic storage device which can perform read data using a dummy cell constituted in the same way as a regular memory cell.例文帳に追加

正規メモリセルと同様に構成されたダミーセルを用いてデータ読出を実行可能な薄膜磁性体記憶装置を提供する。 - 特許庁

The cell has a smaller size and advantageously usable in memory devices having a high cell density array.例文帳に追加

本明細書で開示されるセルは、サイズがより小さく、高セル密度アレイを有するメモリ装置において有利に用いることができる。 - 特許庁

Each redundant cell array 201 is provided with a redundant sense amplifier circuit 105 other than a sense amplifier circuit 103 of the memory cell array 101.例文帳に追加

メモリセルアレイ１０１のセンスアンプ回路１０３とは別に各冗長セルアレイ２０１に冗長センスアンプ回路１０５を備える。 - 特許庁

The device is provided with a memory cell array 1a for echo signal which shares a word line with the normal cell array 1 and in which an expected value pattern is written.例文帳に追加

ノーマルセルアレイ１とワード線を共有して期待値パターンが書き込まれるエコー信号用メモリセルアレイ１ａが設けられる。 - 特許庁

The internal data bus line is arranged so as to extend to a column direction across the memory cell.例文帳に追加

内部データバス線はメモリセル上を渡って列方向に延在するように配置される。 - 特許庁

To provide a thin film magnetic storage device having a redundant configuration to efficiently replace and repair both of a normal MTJ (Magnetic Tunnel Junction) memory cell for storing data, and a dummy memory cell prepared to be compared with the normal MTJ memory cell when reading data.例文帳に追加

データ記憶を実行する正規のＭＴＪメモリセルおよび、データ読出時に正規のＭＴＪメモリセルの比較対象として設けられるダミーメモリセルの両方を効率的に置換救済可能な冗長構成を備えた薄膜磁性体記憶装置を提供する。 - 特許庁

The selection transistor SGD is connected between the end of the memory cell group and a bit line BL.例文帳に追加

選択トランジスタＳＧＤはメモリセル群の一端とビット線ＢＬ間に接続される。 - 特許庁

Word lines, plate lines, and bit lines are connected respectively to the memory cell.例文帳に追加

本発明において、ワード線、プレート線及びビット線は、それぞれ前記メモリセルと結合する。 - 特許庁

The difference of the level in a capacitor is removed by constituting a memory cell capacitor into planar capacitor structure.例文帳に追加

メモリセルキャパシタをプレーナ型キャパシタ構造とすることにより、キャパシタ段差をなくす。 - 特許庁

To provide a means for more surely operating a memory cell by compensating the temperature change.例文帳に追加

温度変化を補償して、メモリセルをより確実に動作させるための手段を提供する。 - 特許庁

Successively, the initial data is compared with the comparison data, and a data value of the selected memory cell is judged.例文帳に追加

続けて、イニシャルデータと比較データを比較し、選択されたメモリセルのデータ値を判断する。 - 特許庁

FIT IN TYPE FLASH MEMORY CELL STRUCTURE FOR WRITING AND DELETING VIA CHANNEL, AND METHOD OF MANUFACTURING SAME例文帳に追加

チャネル経由で書込みと消去する嵌入式フラッシュメモリセル構造とその製造方法 - 特許庁

A value stored in a memory cell A1000 is referenced through bit lines A611 and 612.例文帳に追加

メモリセルＡ１０００に保持された値はビット線Ａ６１１および６１２から参照される。 - 特許庁

The resulting memory cell has a small area requirement and a high number of program/clear cycles.例文帳に追加

得られるメモリセルは、少ない面積を必要とし、高いプログラム／消去サイクル数を有する。 - 特許庁

The sense amplifier of the memory cell corresponding to the overlappingly selected bitline is disabled.例文帳に追加

前記重複して選択されるビットラインに対応するメモリセルのセンスアンプをディスエーブルさせる。 - 特許庁

This MRAM provided with a bit line pair 4/5, a word line 3 and the memory cell 2 is used.例文帳に追加

ビット線対４・５とワード線３とメモリセル２とを備えるＭＲＡＭを用いる。 - 特許庁

A voltage generation circuit varies a potential supplied to a word line of a memory cell.例文帳に追加

電圧生成回路は、ベリファイ時、メモリセルのワード線に供給される電位を変化させる。 - 特許庁

To improve software error resistance by increasing the storage node capacitance of the memory cell of an SRAM.例文帳に追加

ＳＲＡＭのメモリセルの蓄積ノード容量を増やしてソフトエラー耐性を向上させる。 - 特許庁

To reduce influence of proximity effect caused by high density characteristics of the memory cell array.例文帳に追加

メモリ・セル・アレイの配列の稠密特徴が引起こす近接効果の影響を減らす。 - 特許庁

To provide a semiconductor storage device capable of enhancing reliability of a memory cell.例文帳に追加

実施形態は、メモリセルの信頼性を向上可能な半導体記憶装置を提供する。 - 特許庁

The memory core also includes a core cell electrically connected with the word line and the bit line.例文帳に追加

メモリコアは、また、ワード線およびビット線に電気的に接続されたコアセルを備えている。 - 特許庁

To provide a high density, bidirectional reading/programming nonvolatile memory cell and its array.例文帳に追加

高密度な双方向性読出し／プログラム不揮発性メモリセル及び配列を提供する。 - 特許庁

In one embodiment, a memory cell device has a conductive magnetic reference layer and data layer.例文帳に追加

１実施態様では、メモリセル装置は、導電性の磁気基準層及びデータ層を有する。 - 特許庁

A memory cell has two anti-fuses connected in series together with at least a diode.例文帳に追加

メモリセルは、少なくともダイオードとともに直列に接続した２つのアンチフューズを備える。 - 特許庁

Thus, writing is executed in the memory cell by using not a channel current but a substrate current.例文帳に追加

これにより、チャネル電流でなく基板電流を用いてメモリセルに書込みが可能となる。 - 特許庁