「Memory trace」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

TRACE CIRCUIT, MEMORY TESTING METHOD AND RECORDING MEDIUM例文帳に追加

トレース回路、メモリ試験方法及び記録媒体 - 特許庁

LONG TIME TRACING SYSTEM NOT LIMITED BY TRACE MEMORY例文帳に追加

トレースメモリに制限されない長時間トレースシステム - 特許庁

MEMORY NETWORK DEVICE AND TRACE BUFFER CONTROL SYSTEM THEREFOR例文帳に追加

メモリネットワーク装置及びそのトレースバッファ制御方式 - 特許庁

The trace fetching means 111 stores trace data in a memory 15, when the trace fetching means 121 is not operated.例文帳に追加

トレース採取手段１１１は、トレース採取手段１２１が動作中でなければ、メモリ１５にトレースデータを格納する。 - 特許庁

Since a trace buffer control part 23 temporarily stores a trace packet generated by the trace information from the trace detection part 21 in a trace buffer 17 and a trace data output part 24 reads the trace information from the trace buffer 17 and supplies an emulator 13 with it, the emulator 13 stores the trace information in a trace memory 13a.例文帳に追加

トレースバッファ制御部２３は、トレース検出部２１からのトレース情報より生成されたトレースパケットをトレースバッファ１７に一時的に記憶し、トレースデータ出力部２４がトレースバッファ１７からトレース情報を読み出してエミュレータ１３に供給するので、エミュレータ１３がトレース情報をトレースメモリ１３ａに記憶する。 - 特許庁

A trace back unit 130 is provided, a trace back memory 132 related to the unit 130 stores a set of cumulative path decisions, and the unit 130 carries out trace back of the memory 132.例文帳に追加

トレースバック・ユニット１３０を設け、これに関連したトレースバック・メモリ１３２に１組の累積経路判断を格納し、それに対してトレースバックを実行する。 - 特許庁

To provide a trace data recording device for suppressing the bit width of a trace memory, managing a time stamp with the minimum information quantity, and efficiently utilizing the trace memory.例文帳に追加

トレースメモリのビット幅を抑え、最小限の情報量でタイムスタンプを管理し、トレースメモリを有効に活用するトレースデータ記録装置を提供する。 - 特許庁

The trace information gathering part 106 gathers and stores trace information in the nonvolatile memory 105.例文帳に追加

トレース情報採取部１０６は、トレース情報を採取して不揮発メモリ１０５に記憶させる。 - 特許庁

To collect an address trace of a specific memory area at high speed.例文帳に追加

特定のメモリ領域のアドレストレースを高速に採取すること。 - 特許庁

TRACE OBTAINING METHOD OF MEMORY ACCESS, AND CASH FAILURE DETECTING METHOD例文帳に追加

メモリアクセスのトレース取得方法およびキャッシュミス検出方法 - 特許庁

To compress the capacity of a trace memory.例文帳に追加

インサーキットエミュレータにおいて、トレースメモリの容量を圧縮すること。 - 特許庁

The trace memory (22) stores data indicative of the state of the bus (PBUS).例文帳に追加

トレースメモリ（２２）は、バス（ＰＢＵＳ）の状態を示すデータを蓄積する。 - 特許庁

To obtain trace data, etc., needed for program check in real time even from a high-speed CPU by improving the use efficiency of a trace memory and storing trace data supplied from a target system in a low-speed trace memory in real time.例文帳に追加

トレースメモリの使用効率を向上させ、低速のトレースメモリにターゲット・システムから供給されるトレースデータをリアルタイムで記憶し、高速なＣＰＵからもリアルタイムでプログラム検査に必要なトレースデータ等を得る。 - 特許庁

To reduce the quantity of trace data by suppressing the trace sampling of an intra-loop instruction at the time of sampling trace data into a tracer memory.例文帳に追加

トレーサメモリにトレースデータを採取するとき、ループ内命令のトレース採取を抑制し、トレースデータ量を削減させるトレース採取回路にある。 - 特許庁

When user-side trace data are generated, a user-side trace control part 13 refers to user-side trace control information 7 memory-mapped to kernel-side trace control information 6 to determine whether or not it is necessary to store the trace data.例文帳に追加

ユーザ側トレースデータが発生した際、ユーザ側トレース制御部１３はカーネル側トレース制御情報６にメモリマッピングされたユーザ側トレース制御情報７を参照してトレースデータの蓄積要否を判定する。 - 特許庁

A trace memory 18 capable of tracing all bus cycles and a FIFO buffer memory 19 for external trace memory are embedded in an emulation chip 1 with a processor 11, data to be stored in an external trace memory 7 is stored in the buffer memory 19 due to an asynchronously generated event.例文帳に追加

プロセッサ１１を備えるエバチップ１内に、、全バスサイクルをトレース可能なトレースメモリ１８と外部トレースメモリ用ＦＩＦＯバッファメモリ１９を内蔵し、非同期的に発生するイベントにより、外部トレースメモリ７へ格納するデータをバッファメモリ１９に格納する。 - 特許庁

SEMICONDUCTOR DEVICE WITH BUILT-IN TRACE MEMORY AND PROCESSOR DEVELOPMENT SUPPORT DEVICE例文帳に追加

トレースメモリを内蔵した半導体装置及びプロセッサ開発支援装置 - 特許庁

Virtual memory maps 14, 16 correlate a flash memory physical location address in order to trace the location of the data in the memory.例文帳に追加

仮想メモリマップ（１４、１６）はメモリ内のデータの場所を追跡するためにフラッシュメモリ物理場所アドレスを関連づける。 - 特許庁

To provide a trace back control circuit that can supply trace back data as much as possible without increasing a memory for recording data.例文帳に追加

データ記録用メモリを増量することなく、より多くのトレースバックデータを提供できるトレースバック制御回路の提供。 - 特許庁

The data written as trace data is stored in the external trace memory 7 at intervals of the asynchronously generated events.例文帳に追加

トレースデータとして書き込まれた前記データが、非同期的に発生するイベント間隔で外部トレースメモリ７に格納される。 - 特許庁

Also, the memory 24 includes a trace information storage part 242 for storing trace information about the control of reading or writing to the first nonvolatile semiconductor memory 25, so that memory damp of the trace information can be performed to a second nonvolatile semiconductor memory 26.例文帳に追加

また、メモリ２４には、第１の不揮発性半導体メモリ２５に対する、読み出し又は書き込み制御に関するトレース情報を格納するトレース情報格納部２４２を備え、トレース情報を第２の不揮発性半導体メモリ２６へメモリダンプできるようにした。 - 特許庁

To provide a microcomputer which can store trace data in a trace memory only for a debugging-target task, and also provide a trace control method thereof.例文帳に追加

本発明は、デバッグ対象としているタスクについてのみトレースデータをトレースメモリに格納することが可能なマイクロコンピュータ及びトレース制御方法を提供することを目的とする。 - 特許庁

A trace-back part 107 traces back path selection signals PS0-PS7 stored in a trace-back memory 106 for a prescribed length.例文帳に追加

トレースバック部１０７は、トレースバックメモリ１０６に記憶されたパス選択信号ＰＳ０〜ＰＳ７を所定長だけトレースバックする。 - 特許庁

A searching unit 1230 performs a search among the trace information stored in a trace information memory unit 1120 based on search conditions.例文帳に追加

検索部１２３０は、検索条件に基づいて、トレース情報記憶部１１２０に記憶されているトレース情報を検索する。 - 特許庁

To provide an emulator device capable of efficiently using a trace memory area by eliminating trace information unnecessary for debugging a program.例文帳に追加

プログラムデバッグに不要なトレース情報を排除して、トレースメモリのメモリ領域を効率的に使用できるエミュレータ装置を提供する。 - 特許庁

The trace device (1) has: a signal transmission path (2) to which information is input from outside; and a trace controller (3) which performs trace control to store information appeared in the signal transmission path in trace memory (4).例文帳に追加

本発明に係るトレース装置（１）は、外部から情報が入力される信号伝達経路（２）と、信号伝達経路に現れた情報をトレースメモリ（４）に格納するトレース制御を行うトレース制御部（３）とを有する。 - 特許庁

The trace control part 203 traces a prescribed signal, and allows the memory module to store the result.例文帳に追加

トレース制御部は、所定の信号をトレースし、結果をメモリモジュールに記憶させる。 - 特許庁

The OS 1 ensures a trace data area 12 corresponding to the inspection object memory area.例文帳に追加

また，その検査対象メモリ領域に対応するトレースデータ域１２を確保する。 - 特許庁

The number of input/output data bits in the trace mode of this built-in trace memory is set to be the natural number times of the bit width of an internal data bus 25.例文帳に追加

この内蔵トレースメモリのトレースモード時の入出力データビット数を内部データバス（２５）のビット幅の自然数倍に設定する。 - 特許庁

A read part 214 transfers the contents of the trace memory 213 to the register of a register file 152.例文帳に追加

読み出し部２１４は、トレースメモリ２１３の内容をレジスタファイル１５２のレジスタに転送する。 - 特許庁

Information obtained with this observation is stored in a sequential trace memory 38 for each bus cycle.例文帳に追加

この観測により得られた情報をバスサイクル毎に順次トレースメモリ３８に格納する。 - 特許庁

A trace collection device is provided with: a trace buffer for successively storing trace data generated by performing traced processing; a first pattern table; and a memory for storing a first analysis buffer.例文帳に追加

トレース採取装置は、被トレース処理の実行により生成されるトレースデータを順次格納するトレースバッファと、第１のパターン表と、第１の解析バッファを格納するメモリを備える。 - 特許庁

Trace information and performance information corresponding to the trace information are obtained from memory, and the task transition state and performance information based on the trace information are displayed by superimposing on the transition chart.例文帳に追加

トレース情報と、トレース情報に対応する性能情報とをメモリから取得し、トレース情報に基づくタスク遷移状態と性能情報とを遷移図上に重畳させて表示する。 - 特許庁

The processor device is provided with an arithmetic processing part 11, a trace memory 12 for storing trace data of the arithmetic processing part, and a bus controller 20 for performing access control to an external memory 30 according to a memory access address from the arithmetic processing part.例文帳に追加

演算処理部１１と、演算処理部のトレースデータを格納するトレースメモリ１２と、演算処理部からのメモリアクセスアドレスに従って外部メモリ３０に対するアクセス制御を行うバスコントローラ２０を備える。 - 特許庁

To prevent deterioration in processing performance due to the number of times of memory accesses to a path memory in the case of trace-back processing and to reduce a capacity of the path memory.例文帳に追加

トレースバック処理時におけるパスメモリへのメモリアクセス回数により処理性能が低下することを防止し、また、パスメモリの容量を低減する。 - 特許庁

To realize trace operation of a built-in ROM and an external memory while avoiding collision of a data bus in a limited terminal number in a trace device.例文帳に追加

トレース装置において、限られた端子数でデータバスの衝突を回避しながら、内蔵ＲＯＭと外部メモリのトレース動作を実現する。 - 特許庁

As a result, storage to a trace memory 50 in the branch source address and branch destination address for the branch instruction excluded from the trace targets is prohibited.例文帳に追加

その結果、トレース対象外とした分岐命令についての分岐元アドレスと分岐先アドレスのトレースメモリ５０への格納が禁止される。 - 特許庁

An information processor 100 is provided with a control circuit 115 for controlling writing of trace data from a trace memory 114 by an emulator 120.例文帳に追加

情報処理装置１００は、エミュレータ１２０によるトレースメモリ１１４からのトレースデータの書き出しを制御する制御回路１１５を有する。 - 特許庁

A built-in trace memory 13 for storing the internal bus access information in a trace mode and storing the information as the built-in memory with respect to a CPU in a normal operation mode is provided in the processor 10.例文帳に追加

プロセッサ（１０）内に、トレースモード時においては内部バスアクセス情報を格納し、通常動作モード時には、ＣＰＵに対する内蔵メモリとして格納する内蔵トレースメモリ（１３）を設ける。 - 特許庁

In this memory access load distribution device, the load status of a memory is detected by an address trace mechanism equipped with a trace function for collecting the statistics of access so that the deviation/contention of memory access to be issued by each processor can be discriminated, and a memory space is exchanged (swapped) so that the latency of the memory access can be improved.例文帳に追加

各プロセッサから発行されるメモリアクセスの偏り/競合が判別できるようアクセスの統計を採取するトレース機能を備えたアドレストレース機構によりメモリの負荷状態を検出し、メモリアクセスのレイテンシを改善するようメモリ空間を交換（スワップ）する。 - 特許庁

In the semiconductor device with a processor for debugging, a normal processing instruction and an output instruction CHKA to the trace memory to be outputted to the trace memory useful for traces different from the normal processing instruction are mounted on the processor and data is written in the trace memory at a preset position.例文帳に追加

デバック用プロセッサを備えた半導体装置において、通常処理命令と、この通常処理命令とは異なるトレースに有用なトレースメモリに出力するためのトレースメモリへの出力命令ＣＨＫＡを、プロセッサに実装し、予め設定された位置でトレースメモリにデータ書き込む。 - 特許庁

The MP 267 stores information about the received data in the trace data storage memory 202 as trace data, and, once adaptability to the requirements for sending trace data is detected, issues a write command to the storage control system so that the trace data stored in the trace data storage memory 202 are read and sent to the storage control system 106A.例文帳に追加

ＭＰ２６７は、受信したデータに関する情報をトレースデータとしてトレースデータ格納メモリ２０２に格納し、トレースデータ送信条件に適合したことが検出されたならば、記憶制御システムにライトコマンドを発行し、トレースデータ格納メモリ２０２に格納されているトレースデータを読み出して記憶制御システム１０６Ａに送信する。 - 特許庁

During trace control, rewriting of information on the signal transmission path of a plurality of bus cycles including the trace point to information on the other signal transmission path is suppressed to a plurality of set-up trace points, and controlled to be held in the trace memory.例文帳に追加

トレース制御中、設定された複数のトレースポイントに対し、トレースポイントを含む複数バスサイクルの信号伝達経路の情報を他の信号伝達経路の情報への書き換えを抑制して、トレースメモリに保持するように制御される。 - 特許庁

To provide a trace information processor capable of making a trace inspection in trouble by including a memory backed up by a battery and storing trace information in a computer device to the memory as a device connected to an input-output port of a computer device.例文帳に追加

コンピュータ装置の入出力ポートに接続する装置として、バッテリーでバックアップされたメモリを内蔵し、当該メモリに対してコンピュータ装置内のトレース情報を格納し、障害時のトレース調査を可能とするトレース情報処理装置を提供する。 - 特許庁

To trace a plurality of resources with the minimum memory without extending a tracing terminal.例文帳に追加

トレース用端子を増設することなく、最小限のメモリで、複数リソースのトレースを実行する。 - 特許庁