「Memory trace」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a viterbi decoder that can reduce power consumption and attain a high processing speed for the processing by employing a memory such as a conventional RAM for a path metric storage section and a path selection signal storage section and decreasing the umber of memory access times required for its ACS arithmetic operation and trace back arithmetic operation.例文帳に追加

ビタビ復号器において、一般のＲＡＭ等のメモリをパスメトリック記憶部とパス選択信号記憶部に用い、ＡＣＳ演算とトレースバック演算のメモリアクセス回数を減らして、消費電力を低減すると共に処理動作の高速化を図る。 - 特許庁

An emulator 3 is provided with a comparison arithmetic circuit 16 which monitors two kinds of power supply voltages used in an application system, executes comparison and detection, makes the result a detection signal K, and outputs the detection signal K to a slave microcomputer 14, a brake control section 11, and a trace control/trace memory section 12.例文帳に追加

エミュレータ３には、応用システムにおいて用いられる２種類の電源電圧の監視、および比較検出などを行い、その結果を検出信号Ｋとしてスレーブマイクロコンピュータ１４、ブレーク制御部１１、およびトレース制御／トレースメモリ部１２にそれぞれ出力する比較演算回路１６が備えられている。 - 特許庁

In another embodiment configuration, a message is transmitted to an outside system 106, and a compression protocol is applied prior to the storage of the message in the memory so that a trace message on-chip can be compressed.例文帳に追加

別の実施の態様では、外部システム１０６へメッセージを伝送し、又は、メモリ内にメッセージを記憶するのに先立って、圧縮プロトコルが、トレースメッセージオンチップを圧縮するために与えられる。 - 特許庁

The bus analyzer for performing the trace of data carried on the bus connecting a host computer to the peripheral device comprises an initialized information memory for storing device information transferred from the peripheral device to the host computer in initialization in the connection of the peripheral device in conformation to an address assigned to the peripheral device; and a trace data memory for storing data transferred on the bus in conformation to the address.例文帳に追加

ホストコンピュータと周辺デバイスとを接続するバス上に流れるデータのトレースを行うバスアナライザにおいて、周辺デバイス接続時の初期化時に周辺デバイスがホストコンピュータに転送するデバイス情報を、当該周辺デバイスに割り当てられたアドレスに対応付けて記録する初期化情報メモリと、バス上を転送されるデータを前記アドレスに対応付けて記録するトレースデータメモリとを有する。 - 特許庁

A testing device 1 in the fault information tracing device 10 is constituted of an execution format program 11, an execution history collection part 12 for forming history information, a trace memory 13 for storing the history information, and a debugging monitor 14 for making the contents stored in the memory 13 dumped to a device to be tested 2.例文帳に追加

本発明に係る障害情報トレーサ装置１００の試験装置１は、実行形式のプログラム１１、履歴情報を編成する実行履歴収集部１２、履歴情報を記憶させるトレースメモリ１３、その記憶内容を被試験装置２にダンプさせるデバッグモニタ１４から構成した。 - 特許庁

After a single test process system 130 tests an object process to be tested 100 and its result is stored in a trace log file 125, the program to be tested 100 calls an initializing function 111 for testing and common memory information is read in from a common memory information file 120.例文帳に追加

被テスト対象プロセス１００のテストを単体テスト処理システム１３０によりテストし、その結果をトレースログファイル１２５に格納後、被テストプログラム１００よりテスト用初期化関数１１１がコールされ、共有メモリ情報を共有メモリ情報ファイル１２０より読み込む。 - 特許庁

To effectively use a trace memory for internal signal tracing, shorten internal signal tracing time and shorten time to analyze trouble by continuously tracing many internal signals in real time.例文帳に追加

内部信号トレースのためのトレースメモリの有効活用および内部信号トレース時間の短縮と共に、リアルタイムで多数の内部信号を連続的に追いかけることにより不具合の解析に要する時間を短縮可能にする。 - 特許庁

A trace control block 170 is provided and a specific area of the memory is traced by controlling the start and end of the storage of an access history from necessary access blocks and the contents to be stored according to settings from a microcomputer 110.例文帳に追加

トレース制御ブロック１７０を設け、マイコン１１０からの設定により必要なメモリアクセスブロックからのアクセス履歴の格納の開始および終了と格納する内容を制御してメモリの特定領域にトレースする。 - 特許庁

The control circuit in the step S8 reads a value stored in a left end of the trace cache and accesses an address of a path memory corresponding to the value to provide an output of a value stored therein as decoded data.例文帳に追加

ステップＳ８において、制御回路は、トレースキャッシュの左端に記憶されている値を読み取り、その値に対応するパスメモリのアドレスにアクセスして、そこに記憶されている値を復号データとして出力する。 - 特許庁

A current value flowing in the shape memory alloy fiber 51 is controlled by an electric circuit by using voltages generated by piezoelectric elements 35 and 36 arranged in positions corresponding to joints 33 and 34 of the trace destination.例文帳に追加

形状記憶合金繊維５１に流す電流値は、トレース先の関節３３・３４に対応する位置に設置した圧電素子３５・３６により発生される電圧を利用し、電気回路によって制御する。 - 特許庁

To provide a CPU controller enabling an efficient memory access without providing an exclusive terminal for program trace or a terminal exclusive for communication between a CPU and a control device in debugging of a program of the CPU.例文帳に追加

ＣＰＵのプログラムのデバッグ時において、プログラムトレースのための専用端子や、ＣＰＵと制御デバイスとの間の通信専用端子を設けることなく、効率の良いメモリアクセスを可能とするＣＰＵ制御装置を提供する。 - 特許庁

In this multi-core processor for a build-in system in which a debug control unit is incorporated, JTAG ICE debug functions, that is, program stop/resumption, register dump, memory dump and trace or the like are realized by using one multi-core processor.例文帳に追加

デバッグコントロールユニットを内蔵した組み込みシステム向けマルチコアプロセッサにおけるＪＴＡＧ ＩＣＥデバッグ機能、すなわち、プログラム停止・再開、レジスタダンプ、メモリダンプ、トレースなどを、１つのマルチコアプロセッサを使って実現させる。 - 特許庁

The CPU development support device is constituted so that stored addresses such as execution order of instructions to be stored in a memory for trace and memory for data logging are set to be continued to the stored address at a moment of stop of the execution when the execution of the user program by an emulation chip is once stopped and after that, the program is executed again.例文帳に追加

エバチップによるユーザプログラムの実行を一旦停止させた後、そのプログラムを再度実行させる場合に、トレース用メモリ及びデータロギング用メモリに記憶させる命令の実行順序等の記憶アドレスを、実行の停止時点における記憶アドレスに連続するように設定できるように構成する。 - 特許庁

A multiplexer (8, 8A) is provided which selects CPU operation trace information from a debugging support unit (2a) and internal access information on an internal bus (3) output upon memory access of a bus master (7) according to a debugging direction signal and transmits the information to the outside.例文帳に追加

デバッグサポートユニット（２ａ）からのＣＰＵ動作トレース情報とバスマスタ（７）のメモリアクセス時に出力される内部バス（３）上の内部アクセス情報をデバッグ指示信号に従って選択して外部へ伝達するマルチプレクサ（８，８Ａ）を設ける。 - 特許庁

Once operation data are input from a USB memory, a map, a last or sample trace, a person in charge, and an operation course name are displayed on a screen based upon the current position of a vehicle, and the map is moved as the vehicle moves.例文帳に追加

ＵＳＢメモリーから業務データを取り込むと、画面上に車両の現在位置に基づいて地図および前回または見本となる軌跡と担当者と作業コース名を表示し、車両の移動にしたがって地図を移動させる。 - 特許庁

Thereby, the address of the instruction which generates the data cycle to be verified can be easily identified since the data by the data access is stored in the trace memory together with the address of the instruction of a predetermined program corresponding to the data cycle.例文帳に追加

これにより、トレースメモリにはデータサイクルに対応する所定プログラムの命令のアドレスと共にデータアクセスによるデータとが格納されているため、検証したいデータサイクルを生成させた命令のアドレスを容易に特定することができる。 - 特許庁

When using the portable telephone terminal, trace data containing an address value processed by the control part, a data value for writing or reading to this address value and a timing value are stored in a memory part and outputted onto a display part or external device.例文帳に追加

携帯電話端末装置の使用時に、制御部が処理するアドレス値、このアドレス値への書込みまたは読出しを行うデータ値、タイミング値を含むトレースデータをメモリ部に記憶させ、それを表示部あるいは外部の装置に出力する。 - 特許庁

Another level of priority associated with a different memory address is such that the data is always accepted but is discarded if the trace output device 8 does not have the ability to process, e.g. store that data at that time.例文帳に追加

異なるメモリアドレスに関連付けられた別の優先度レベルは、トレース出力デバイス８が、処理する能力を有さない場合、例えば、その時点でそのデータを格納する能力を有さない場合に、データが常に受け入れられるが、破棄される。 - 特許庁

An inter-barycentric-coordinate route information calculation part 4 determines a route between the barycentric coordinates of entire transmission antennas and the barycentric coordinates of entire reception antennas by ray trace, and stores route information for all the routes in a route information memory 5.例文帳に追加

重心座標間経路情報算出部４は、レイトレースにより、全送信アンテナの重心座標と全受信アンテナの重心座標との間の経路を決定し、全ての経路に対する経路情報を経路情報メモリ５に記憶する。 - 特許庁

A measurement module 330 puts data, which is detected by the memory access detection module 316 and whose beginning and end are delimited by a beginning/end-of-step detection module 318, into a form of an execution trace, and transfers it to a modeling/simulation system 320.例文帳に追加

計測モジュール３３０は、メモリ・アクセス検出モジュール３１６によって検出され、ステップの開始／終了検出モジュール３１８によって開始と終了を区切られたデータを、実行トレースの形にして、モデリング／シミュレーション・システム３２０に転送する。 - 特許庁

An arbitrary area where any user program is not stored among the memory region of the RAM 4 is designated as a specific region 40, and trace information necessary for the debug of the user program is stored in the specific region 40 by a debug module 3 having a DMA function.例文帳に追加

ＲＡＭ４の記憶領域のうちユーザプログラムが格納されていない任意の領域が特定領域４０として指定され、ユーザプログラムのデバッグに必要なトレース情報は、ＤＭＡ機能を有するデバッグモジュール３によって特定領域４０に格納される。 - 特許庁

A trace is fixed on links 2 and 3, the trays 1A-1C are vertically or obliquely moved by gears 4 and 5 bonded to the links 2 and 3, an empty state of the tray after issue is stored in a memory and afterwards, such a tray is used as a tray for collecting the bankbook left from taking out.例文帳に追加

トレースをリンク２，３に固定し、該リンク２，３に接合するギャ４，５により、トレイ１Ａ〜１Ｃを上下方向、または斜め方向に移動させ、発行済みのトレイの空き状態をメモリに記憶して、それ以後は取り忘れ通帳の回収用トレイとして使用する。 - 特許庁

The priority of each memory region is determined based on an address stored in a register 140, an address stored in trace information 112 (address stored in the register 140), or an update flag or a reference flag in a page management table 150, and information stored in the memory region is compressed in the order of the determined priority, and output the compressed information to a dump file 123.例文帳に追加

レジスタ１４０に記憶されているアドレスや、トレース情報１１２に記憶されているアドレス（レジスタ１４０に記憶されていたアドレス）や、ページ管理テーブル１５０内の更新フラグまたは参照フラグに基づいて、各メモリ領域の優先度を決定し、決定した優先度の順番にメモリ領域に記憶されている情報を圧縮して、ダンプファイル１２３に出力する。 - 特許庁

This system is provided with a trace buffer 20, a queue 30 and a resource check section 40, and detects a usage error of dynamic management of memory often used in the resource check section 40 when finishing interruption processing and the starting of task switch processing until execution of only self-task/self-interruption processing, and block the influence to other tasks.例文帳に追加

トレースバッファ２０、キュー３０および資源チェック部４０を備え、割り込み処理を抜けるときと、タスク切替処理の最初に資源チェック部４０にてよく使用されるメモリの動的管理の使用誤りを、自タスク・自割り込み処理だけの実行までで検出し、他タスクへの影響を阻止する。 - 特許庁

In this programmable controller provided with a program memory 2 storing a sequence program, a data memory 5 storing data necessary to control and a microprocessor 1 for carrying out the execution of the sequence program and the whole control, it is possible to monitor real data in the middle of sequence program execution by adding a data trace circuit 9 that immediately traces data used in the middle of execution of the sequence program.例文帳に追加

シーケンスプログラムを記憶したプログラムメモリと制御に必要なデータを記憶するデータメモリと、前記シーケンスプログラムの実行と全体の制御を実行するためのマイクロプロセッサを備えたプログラマブルコントローラにおいて、シーケンスプログラムの実行中に使用したデータを即時トレースするデータトレース回路を付加することにより、シーケンスプログラム実行中の実データをモニタすることが可能なようにしたプログラマブルコントローラ。 - 特許庁

Thereafter, in succeeding zoom-down processing from the telephoto end to the wide end, control is performed to inversely trace the same locus as the locus at zoom-up time based on the position of a focus lens at the telephoto end just before starting the zoom-down and the information (Flags 1 and 2) showing whether or not the discontinuous points stored in the memory has been passed.例文帳に追加

その後のテレ端からワイド端までのズームダウン処理では、ズームダウン開始直前のテレ端におけるフォーカスレンズ位置と、メモリに記憶された上記不連続点を通過したか否かを示す情報（Ｆｌａｇ１、２）に基づいて、ズームアップ時の軌跡と同様の軌跡を逆にトレースするように制御する。 - 特許庁

In a semiconductor inspection apparatus having a loop counter counting a loop count of loop instructions for generating a pattern address to be given to pin electronics for DUT testing and the fail memory for storing information related to DUT pass/fail, the fail memory stores necessary information only when count output data of the loop counter change in an all trace mode which captures respective data in all inspection cycles.例文帳に追加

ＤＵＴのテストのためにピンエレクトロニクスに与えるパターンアドレスを発生するためのループ命令のループ回数をカウントするループ回数カウンタと、ＤＵＴのパス／フェイルに関する情報を格納するフェイルメモリを有する半導体検査装置において、前記フェイルメモリは、全ての検査サイクルで各データを取り込むオールトレースモード設定状態では、前記ループ回数カウンタのカウント出力データが変化した時にだけ必要な情報を格納することを特徴とするもの。 - 特許庁

The testing device that tests devices to be tested comprises a plurality of testing units that test the devices to be tested; a controller that sends commands to the plurality of testing units, respectively and controls the operations of the plurality of testing units, respectively; and a trace memory that receives in sequence the commands sent from the controller to the plurality of testing units, respectively to store the commands.例文帳に追加

被試験デバイスを試験する試験装置であって、被試験デバイスを試験する複数の試験ユニットと、複数の試験ユニットのそれぞれに対してコマンドを送信して、複数の試験ユニットのそれぞれの動作を制御する制御装置と、制御装置から複数の試験ユニットのそれぞれに対して送信されたコマンドを順次受信して記憶するトレースメモリとを備える試験装置を提供する。 - 特許庁

This invention is constituted by receiving memory image reference information, jump label information generated by a jump label converting means 4 and execution address parallel information generated by a parallel data converting means 2, predicting and restoring a branching destination execution address which can not be completely received among pieces of execution address serial information provided by serial transmission by a PC trace converting means 3 based on these pieces of information.例文帳に追加

この発明は、メモリイメージ・リファレンス情報と、ジャンプラベル変換手段４で生成されたジャンプラベル情報と、パラレルデータ変換手段２で生成された実行アドレスパラレル情報を受けて、これらの情報に基づいて、シリアル伝送により与えられた実行アドレスシリアル情報の内、完全に受信できなかった分岐先実行アドレスを、ＰＣトレース変換手段３により予測復元して構成される。 - 特許庁