「N MOS」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

The P-type MOS 22 and the N-type MOS 32 constitute a circuit A, and the P-type MOS 42 and the N-type MOS 52 constitute a circuit B.例文帳に追加

Ｐ型ＭＯＳ２２及びＮ型ＭＯＳ３２は、回路Ａを構成し、Ｐ型ＭＯＳ４２及びＮ型ＭＯＳ５２は回路Ｂを構成する。 - 特許庁

When an input terminal 100 is open, a P type MOS transistor 101 is turned on, an N type MOS transistor 104 is turned off, and an input of the complementary transistor circuit 105 is pulled up.例文帳に追加

入力端子100がオープン状態であるときP型MOSトランジスタ101はON、N型MOSトランジスタ104はOFFになり、相補型トランジスタ回路105の入力をプルアップする。 - 特許庁

In the first region AA, a P-type MOS 22, an N-type MOS 32 and a P-type MOS 42 are formed, and in the second region BB, an N-type MOS 52 is formed.例文帳に追加

第１領域ＡＡにはＰ型ＭＯＳ２２、Ｎ型ＭＯＳ３２、Ｐ型ＭＯＳ４２が形成され、第２領域ＢＢにはＮ型ＭＯＳ５２が形成される。 - 特許庁

The voltage-to-current conversion circuit includes a high-voltage manufacturing process N-type MOS field-effect transistor, a low-voltage manufacturing process N-type MOS field-effect transistor, a low-voltage manufacturing process amplifier, and an electric resistance.例文帳に追加

電圧電流転換回路は高電圧製造工程N型MOS電界効果トランジスター、低電圧製造工程N型MOS電界効果トランジスター、低電圧製造工程増幅器、電気抵抗を提供する。 - 特許庁

N channel MOS TRs are newly added to the conventional level shift circuit so as to always bring the gate potential for the N channel MOS TRs in cross connection a Vtn or over when it is turned on, independently of the capability of the MOS TRs so as to permit state transition even when P channel MOS TRs with an extremely high capacity are not employed.例文帳に追加

レベルシフト回路にNチャネル型MOSトランジスタを新たに追加することにより、たすきがけになるNチャネル型MOSトランジスタがONになる際のゲート電位をMOSトランジスタの能力に関係なく、必ずVtn以上にすることにより、Pチャネル型MOSトランジスタを極端に大きくしなくても、状態を遷移することができる。 - 特許庁

To improve the performance of a p-type MOS transistor and an n-type MOS transistor.例文帳に追加

Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタの性能を向上する。 - 特許庁

When the input terminal 100 is closed, the P type MOS transistor is turned off, the N type MOS transistor is turned on, and an input of the complementary transistor circuit 105 is pulled down to ground potential GND.例文帳に追加

入力端子100がクローズ状態となったときに、P型MOSトランジスタ101はOFF、N型MOSトランジスタ104はONになり、相補型トランジスタ回路入力をグランド電位GNDへプルダウンする。 - 特許庁

The MOS transistor M21 consists of an ordinary P-type MOS transistor, and the MOS transistor M24 consists of an ordinary N-type MOS transistor.例文帳に追加

ＭＯＳトランジスタＭ２１は通常のＰ型ＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ２４は通常のＮ型ＭＯＳトランジスタからなる。 - 特許庁

Triply arrayed n-type MOS transistors are composed similarly.例文帳に追加

Ｎ型の３連のＭＯＳトランジスタも同様に構成する。 - 特許庁

A P-type MOS transistor M1 and an N-type MOS transistor M2 are inserted to the conventional circuit.例文帳に追加

従来回路にＰ型ＭＯＳトランジスタＭ１，Ｎ型ＭＯＳトランジスタＭ２を挿入した。 - 特許庁

P-CHANNEL MOS TRANSISTOR, N-CHANNEL MOS TRANSISTOR, AND NONVOLATILE SEMICONDUCTOR STORAGE DEVICE例文帳に追加

ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタ及び不揮発性半導体記憶装置 - 特許庁

The MOS transistors M1-M3 consist of ordinary P-type MOS transistors, and the MOS transistor M4 consists of an ordinary N-type MOS transistor.例文帳に追加

ＭＯＳトランジスタＭ１〜Ｍ３は通常のＰ型ＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ４は通常のＮ型ＭＯＳトランジスタからなる。 - 特許庁

The gate insulation film of the P- channel MOS TRs P1, P2 and of the N-channel MOS TRs N3, N4 is thicker than that of the N-channel MOS TRs N1S-N4S.例文帳に追加

ＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ３及びＮ４のゲート絶縁膜はＮＭＯＳトランジスタＮ１Ｓ〜Ｎ４Ｓのそれらよりも厚い。 - 特許庁

To provide a MOS solid state imaging device of high S/N ratio.例文帳に追加

高Ｓ／ＮのＭＯＳ型固体撮像装置を提供する。 - 特許庁

Thus, the turned-on state of the n-MOS 205 is maintained.例文帳に追加

これにより、ｎ−ＭＯＳ２０５がオン状態を維持する。 - 特許庁

A P-type MOS transistor 158 and an N-type MOS transistor 160 are connected with a node N1.例文帳に追加

ノードＮ１にはＰ型ＭＯＳトランジスタ１５８、Ｎ型ＭＯＳトランジスタ１６０が接続される。 - 特許庁

The semiconductor device has the N-type MOS transistor 11 and the P-type MOS transistor 12.例文帳に追加

半導体装置は、Ｎ型ＭＯＳトランジスタ１１と、Ｐ型ＭＯＳトランジスタ１２とを備えている。 - 特許庁

On the other hand, the MOS transistors M22, M23 consist of N-type MOS transistors of a triple well structure.例文帳に追加

一方、ＭＯＳトランジスタＭ２２，Ｍ２３は、トリプルウェル構造のＮ型ＭＯＳトランジスタからなる。 - 特許庁

A drain of the N-MOS switch 21 is connected to an output Vout line 30, and a source of the N-MOS switch 31 is grounded.例文帳に追加

Ｎ−ＭＯＳスイッチ２１のドレインは出力Ｖ_out線３０に接続されＮ−ＭＯＳスイッチ３１のソースは接地される。 - 特許庁

The switching transistor 406a is an N-channel MOS-FET.例文帳に追加

スイッチングトランジスタ４０６ａは、ＮチャンネルＭＯＳ−ＦＥＴとする。 - 特許庁

Both first and second charge transfer MOS transistors M1(N) and M2(N) are N channel transistors.例文帳に追加

第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。 - 特許庁

An output N-channel LD MOS 4 in the high-side switch circuit 1 is interrupted when a control N-channel LD MOS 15 is conductive and conductive when the MOS 15 is not conductive.例文帳に追加

ハイサイドスイッチ回路１において、出力用のＮチャネルＬＤＭＯＳ４は、制御用のＮチャネルＬＤＭＯＳ１５のオン状態でオフされ、オフ状態でオンされる。 - 特許庁

A D-type N-channel MOS transistor HND3, an I-type N-channel MOS transistor HN1, and an E-type N-channel MOS transistor HNE1 are connected in parallel between node N2 and node N3.例文帳に追加

ノードＮ２とノードＮ３との間には、Ｄ型ＮチャネルＭＯＳトランジスタＨＮＤ３、Ｉ型ＮチャネルＭＯＳトランジスタＨＮ１、及びＥ型ＮチャネルＭＯＳトランジスタＨＮＥ１が並列に接続されている。 - 特許庁

The thickness of gate insulating films of a load type P-type MOS and a drive type N-type MOS is 4 nm or less.例文帳に追加

負荷型Ｐ型ＭＯＳ及び駆動型Ｎ型ＭＯＳのゲート絶縁膜厚は、４ｎｍ以下である。 - 特許庁

The switches Z1 to Z4 include N-channel MOS transistors.例文帳に追加

スイッチＺ１ないしスイッチＺ４は、ＮチャネルＭＯＳトランジスタを含む。 - 特許庁

N-CHANNEL MOS TRANSISTOR, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE例文帳に追加

ｎチャネルＭＯＳトランジスタおよびその製造方法、半導体装置 - 特許庁

In this constitution, capacitance of the n-MOS 301, 302 is set to smaller capacitance than capacitance of the n-MOS 205, 204.例文帳に追加

この構成において、ｎ−ＭＯＳ３０１、３０２の容量は、ｎ−ＭＯＳ２０５、２０４の容量よりも小さく設定されている。 - 特許庁

A cathode of a light receiving element 11 is connected to a source of an N-MOS switch 21 and a drain of an N-MOS switch 31, and an anode is grounded.例文帳に追加

受光素子１１のカソードはＮ−ＭＯＳスイッチ２１のソース、Ｎ−ＭＯＳスイッチ３１のドレインに接続されアノードは接地される。 - 特許庁

A MOS transistor is equipped with an n^+-source region 7, an n^+-drain region 8, and a gate electrode 6, and a p-type diffusion region 14 of an n-channel stopper is arranged around the MOS transistor.例文帳に追加

Ｎ＋ソース領域７、Ｎ＋ドレイン領域８、ゲート電極６を備えたＭＯＳトランジスタ周辺にＮチャネルストッパのＰ型拡散領域１４が配置される。 - 特許庁

The N well of the P type MOS transistor 6 is shut off from the power source.例文帳に追加

Ｐ型ＭＯＳトランジスタ６のＮウェルが電源から遮断される。 - 特許庁

An N-channel type MOS transistor Q5 for protection against a backward voltage is connected to the back gates of the N-channel type MOS transistors Q1 and Q3.例文帳に追加

また、Ｎチャネル型ＭＯＳトランジスタＱ１，Ｑ３のバックゲートに接続された逆電圧保護用のＮチャネル型ＭＯＳトランジスタＱ５を設ける。 - 特許庁

SILICON CARBIDE N CHANNEL MOS SEMICONDUCTOR DEVICE AND ITS MANUFACTURE例文帳に追加

炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法 - 特許庁

A pixel switching element consists of a n-channel MOS transistor(TR) 6 formed with a pair and a p-channel MOS transistor(TR) 7.例文帳に追加

画素スイッチング素子が対をなすｎチャネルＭＯＳトランジスタ６及びｐチャネルＭＯＳトランジスタ７からなる。 - 特許庁

To keep a size balance between a p-channel MOS transistor and an n-channel MOS transistor in a CMOS device.例文帳に追加

ＣＭＯＳ装置において、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの大きさを平衡させる。 - 特許庁

Then, N-type polysilicon films are formed by ion-implanting phosphorus into N-channel MOS-transistor forming regions.例文帳に追加

次に、ＮチャネルＭＯＳトランジスタ形成領域に燐をイオン注入してＮ型のポリシリコン膜を形成する。 - 特許庁

To obtain a display comprising a drive circuit employing a C-MOS in which high integration is realized by reducing the space at the P-MOS part and the N-MOS part.例文帳に追加

Ｐ−ＭＯＳ部とＮ−ＭＯＳ部のスペースを小さくして高集積化したＣ−ＭＯＳを駆動回路等に具備する表示装置を実現する。 - 特許庁

In the level shifter, two sets (a set comprising TRs P101 and N101 and a set comprising TRs P102 and N101) each consisting of a P-channel MOS transistor(TR) and an N-channel MOS TR connected in series are interposed in parallel between a power terminal and a ground point.例文帳に追加

本発明のレベルシフタは、電源端子と接地点との間において、直列に接続されたpチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタとの２組（トランジスタP101及びN101の組と、トランジスタP102及びN101の組と）が並列に介挿されている。 - 特許庁

The n-channel MOS transistor FT_13 may be used as the BP_13.例文帳に追加

ＮチャンネルＭＯＳ型トランジスタＦＴ_１３をＢＰ_１_３として用いてもよい。 - 特許庁

In a trench type MOS gate structure, an N-type source layer is formed self-alignedly.例文帳に追加

トレンチ型ＭＯＳゲート構造で、Ｎ型ソース層をセルフアラインで形成する。 - 特許庁

After that, an MOS structure is formed at the upper part of the n-type silicon layer 12.例文帳に追加

その後、ｎ型シリコン層１２の上部に、ＭＯＳ構造を形成する。 - 特許庁

This switching power supply apparatus stores energy in a transformer 21 by turning on an N-MOS 22 and discharges the energy from the transformer 21 by turning off the N-MOS 22.例文帳に追加

スイッチング電源装置は、ＮＭＯＳ２２をオンさせてトランス２１にエネルギーを蓄積し、ＮＭＯＳ２２をオフさせてトランス２１から、エネルギーを放出させる。 - 特許庁

Also, an ESD protective circuit 14 is connected with a connection point between the high withstand voltage n-channel MOS transistor 6 and the n-channel MOS transistor 2 via a diode 11.例文帳に追加

また、高耐圧ＮチャネルＭＯＳトランジスタ６とＮチャネルＭＯＳトランジスタ２の接続点にダイオード１１を経由してＥＳＤ保護回路１４を接続する。 - 特許庁

A semiconductor device 30 comprises an n-channel JFET as well as an n-channel MOS 40 and a p-channel MOS 42 composing a CMOS.例文帳に追加

半導体装置３０は、ＣＭＯＳを構成するｎチャネルＭＯＳ４０とｐチャネルＭＯＳ４２とを有するとともに、ｎチャネルＪＦＥＴ４４を有する。 - 特許庁

A high withstand voltage n-channel MOS transistor 6 as a cascode transistor is arranged between an LED driving output terminal 7 and an n-channel MOS transistor 2.例文帳に追加

ＬＥＤ駆動出力端子７とＮチャネルＭＯＳトランジスタ２との間にカスコード・トランジスタとして高耐圧ＮチャネルＭＯＳトランジスタ６を設ける。 - 特許庁