「N- type」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

Moreover, an n-side electrode 18 is provided at the rear of an n-type semiconductor substrate 12.例文帳に追加

また、ｎ側電極１８はｎ型半導体基板１２の裏面に設けられている。 - 特許庁

The n-side electrode 17n is formed on the surface of the n-type region 10an.例文帳に追加

ｎ側電極１７ｎは、ｎ型領域１０ａｎの表面の上に形成されている。 - 特許庁

The structure of the crystal of La_lX_m(AO_4)_6-n(ZO_4)_nO_p belongs to appatite-type structure.例文帳に追加

このＬａ_lＸ_m（ＡＯ_4）_6-n（ＺＯ_4）_nＯ_pの結晶の構造は、アパタイト型構造に属する。 - 特許庁

The RSA primitive’s security depends on the difficulty of the n = pq-type integer factoring problem. 例文帳に追加

RSA プリミティブの安全性は、n = pq 型素因数分解問題の困難性に依存している。 - 経済産業省

The semiconductor device 1 includes the superjunction region in an n-type epitaxial layer 13 comprising a plurality of n-type epitaxial layers 13X formed on an n+-type semiconductor substrate 12 by providing an n-type pillar region 15 and a p-type pillar region 14 alternately along a top surface of the n+-type semiconductor substrate 12.例文帳に追加

半導体装置１は、ｎ＋型半導体基板１２上に形成された複数のｎ型エピタキシャル層１３Ｘからなるｎ型エピタキシャル層１３内に、ｎ型ピラー領域１５とｐ型ピラー領域１４とをｎ＋型半導体基板１２の上面に沿って交互に設けてなるスーパージャンクション領域を備える。 - 特許庁

On the bottom face of an n-type InP substrate 10 (semiconductor substrate), an n-type first multilayer reflection layer 12, an n-type first optical resonance layer 14, an n-type second multilayer reflection layer 16, an i-type InGaAs light absorption layer 18, and an anode electrode 22 (reflection film) are formed in order from the n-type InP substrate 10 side.例文帳に追加

ｎ型ＩｎＰ基板１０（半導体基板）の下面に、ｎ型ＩｎＰ基板１０側から順番に、ｎ型の第１の多層反射層１２、ｎ型の第１の光共振層１４、ｎ型の第２の多層反射層１６、ｉ型ＩｎＧａＡｓの光吸収層１８及びアノード電極２２（反射膜）が形成されている。 - 特許庁

The semiconductor device is formed of a p-type field effect transistor and an n-type field effect transistor.例文帳に追加

半導体装置は、Ｐ型及びＮ型の電界効果トランジスタより成る。 - 特許庁

THIN FILM TRANSISTOR INCLUDING N-TYPE AND P-TYPE CIS AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ｎ型及びｐ型ＣＩＳを含む薄膜トランジスタ及びその製造方法 - 特許庁

A pair of voltage-followers is constituted of an N type voltage-follower and a P-type voltage-follower.例文帳に追加

一対のボルテージフォロワは、Ｎ型ボルテージフォロワと、Ｐ型ボルテージフォロワとからなる。 - 特許庁

A p-type base layer 3 is formed over the surface of the n-type base layer l.例文帳に追加

ｎ型ベース層１の表面内にはｐ型ベース層３が形成される。 - 特許庁

A p-type region 40 is provided on a part of the n-type InP layer 36.例文帳に追加

ｎ型ＩｎＰ層３６の一部にｐ型領域４０が設けられている。 - 特許庁

Furthermore, a P type DTMOS 28 and an N type DTMOS 27 are formed.例文帳に追加

更に、Ｐ型のＤＴＭＯＳ２８とＮ型のＤＴＭＯＳ２７を形成する。 - 特許庁

To reduce the variation of threshold voltages in p-type and n-type thin film transistors.例文帳に追加

ｐ型及びｎ型の薄膜トランジスタのしきい値のばらつきを低減させる。 - 特許庁

A loop N-type well 3 is formed on a P-type semiconductor substrate 1.例文帳に追加

Ｐ型半導体基板１に環状のＮ型ウエル３が形成されている。 - 特許庁

A p^--type leakage stopper region 112 is formed on an n^+-type buffer layer 103.例文帳に追加

Ｎ^＋型バッファ層１０３にＰ^−型リークストッパ領域１１２を形成する。 - 特許庁

In this connection, an n-type and a p-type of each layer and each region may be replaced.例文帳に追加

なお、各層および各領域のｎ型とｐ型とを入れ替えても良い。 - 特許庁

n-TYPE AND p-TYPE CUBIC SILICON NITRIDE SEMICONDUCTORS AND MANUFACTURING METHOD THEREFOR例文帳に追加

ｎ型およびｐ型立方晶窒化ケイ素半導体およびその製造方法 - 特許庁

The light emitting device includes an n-type layer, a p-type layer, an active region, and a substrate.例文帳に追加

発光デバイスは、ｎ型層と、ｐ型層と、活性領域と、基板とを含む。 - 特許庁

An n-type impurity region 3 is located under the p-type well region 2.例文帳に追加

ｎ型不純物領域３はｐ型ウエル領域２の下に位置している。 - 特許庁

An N type epitaxial layer 3 is formed on a P type silicon substrate 1.例文帳に追加

Ｐ−型シリコン基板１上にＮ−型エピタキシャル層３が形成されている。 - 特許庁

An n-type epitaxial layer 2 is formed on a p-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１の上にはＮ型エピタキシャル層２が形成されている。 - 特許庁

To improve the performance of a p-type MOS transistor and an n-type MOS transistor.例文帳に追加

Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタの性能を向上する。 - 特許庁

The p-type impurity layer 60 is formed between the n-type impurity layers 50.例文帳に追加

ｐ型不純物層６０はｎ型不純物層５０間に形成されている。 - 特許庁

An n^- type silicon region 3 having high resistance, to be the region of maintaining a breakdown voltage, is vertically provided with respect to a principal surface 72 of an n^+ type silicon substrate 1, and the n^- type silicon region 3 having the high resistance is connected to the n^+ type silicon substrate 1.例文帳に追加

耐圧保持領域である高抵抗のｎ^−型シリコン領域３をｎ^＋型シリコン基板１の主面７２に対して垂直に設け、高抵抗のｎ^−型シリコン領域３をｎ^＋型シリコン基板１に接続させる。 - 特許庁

The N-type and P-type latchup prevention regions 8, 12 are arranged between the P-type source region and drain region and the N-type source region and drain region respectively, and formed also under a gate connection conductor layer.例文帳に追加

N形及びP形ラッチアップ防止領域８、１２は前記P形ソ−ス領域及びドレイン領域とN形ソ−ス領域及びドレイン領域との間にそれぞれ配置され且つゲ−ト接続導体層の下にも形成されている。 - 特許庁

An n-type InP buffer layer 22, a reflector layer 23, an i-type InGaAs photo-absorption layer 24, and an n-type InP cap layer 28 are laminated on an n-type InP substrate, and zinc(Zn) is diffused in the n-type InP cap layer 28 to form a p-type diffusion region 32 as a photo-receiving portion.例文帳に追加

ｎ−ＩｎＰ基板２０上に、ｎ−ＩｎＰバッファ層２２，反射鏡層２３，ｉ−ＩｎＧａＡｓ光吸収層２４，ｎ−ＩｎＰキャップ層２８が積層され、ｎ−ＩｎＰキャップ層２８内に亜鉛（Ｚｎ）が拡散されて、受光部となるｐ型拡散領域３２が形成されている。 - 特許庁

A first N-type region 12b is formed in contact with the P-type region 7b of the channel region in a source region 14 which is a P-type, and a second N-type region 11a having a larger impurity density than the first N-type region 12b is formed in contact with the first N-type region 12b.例文帳に追加

Ｐ型であるソース領域１４において、第１のＮ型領域１２ｂをチャネル領域のＰ型領域７ｂに接して形成し、第１のＮ型領域１２ｂに接してそれよりも不純物密度の大きい第２のＮ型領域１１ａを形成する。 - 特許庁

On an n-type GaAs substrate 501, an n-type GaAs collector layer 502, a p-type GaAs base layer 503, a p-type GaNAs diffusion-preventing layer 504, an n-type AlGaAs emitter layer 505, and an n-type GaAs contact layer 506 are laminated in order through crystal growth.例文帳に追加

ｎ型ＧａＡｓ基板５０１上に、ｎ型ＧａＡｓコレクタ層５０２、ｐ型ＧａＡｓベース層５０３、ｐ型ＧａＮＡｓ拡散防止層５０４、ｎ型ＡｌＧａＡｓエミッタ層５０５、ｎ型ＧａＡｓコンタクト層５０６が結晶成長によって順に積層されて構成されている。 - 特許庁

Thus, the p-type diffusion layer 11, the n-type collector diffusion layer 14 and the n-type diffusion layer 16 are selectively extracted, and a parasitic npn bipolar transistor 22 consisting of the n-type collector diffusion layer 14, the p-type diffusion layer 11 and the n-type diffusion layer 16 is recognized.例文帳に追加

これにより、マスクレイアウトからＰ型半導体基板１１、Ｎ型コレクタ拡散層１４及びＮ型拡散層１６が選択的に抽出され、Ｎ型コレクタ拡散層１４とＰ型拡散層１１とＮ型拡散層１６とからなる寄生ＮＰＮ型バイポーラトランジスタ２２が認識される。 - 特許庁

In a source region 14, which is P-type, a first N-type region 12b is formed in contact with the P-type region 7b in the channel region, and a second N-type region 11a having a larger impurity density than that of the first N-type region 12b is formed in contact with the first N-type region 12b.例文帳に追加

Ｐ型であるソース領域１４において、第１のＮ型領域１２ｂをチャネル領域のＰ型領域７ｂに接して形成し、第１のＮ型領域１２ｂに接してそれよりも不純物密度の大きい第２のＮ型領域１１ａを形成する。 - 特許庁

An N-well region NWEL and a P-well region PWEL built in as an intermediate layer are alternately aligned on a N-type layer B-N.例文帳に追加

中間層として埋め込まれるＮ型層Ｂ-N上にＮウェル領域ＮＷＥＬ、Ｐウェル領域ＰＷＥＬが交互に配列されている。 - 特許庁

The cathode region of the diode 22 comprises an n^+ diffusion layer 8c, an n^- epitaxial layer 4, an n-type diffusion layer 5 and an n^+ diffusion layer 8b.例文帳に追加

ダイオード２２のカソード領域は、ｎ^+拡散層８ｃと、ｎ^-エピタキシャル層４と、ｎ型拡散層５と、ｎ^+拡散層８ｂとで構成されている。 - 特許庁

A p-type buffer layer 12, a p-type semiconductor layer 14, an n-type semiconductor layer 16, a p-type semiconductor layer 18, an n-type semiconductor layer 20, and an n-type semiconductor layer 30 serving as a light absorbing layer are successively laminated on a p-type substrate 10 to form a pnpn structure.例文帳に追加

ｐ形基板１０上に、ｐ形バッファ層１２，ｐ形半導体層１４，ｎ形半導体層１６，ｐ形半導体層１８，ｎ形半導体層２０、光吸収層であるｎ形半導体層を順次積層し、ｐｎｐｎ構造を作る。 - 特許庁

An N-type impurity is injected selectively into a region in which an N-type transistor has been formed, and then a first insulating film 120 is deposited on the surfaces of the N-type gate pattern, the P-type gate pattern, and the substrate.例文帳に追加

Ｎ型トランジスタ形成領域に選択的にＮ型不純物を注入し、その後、前記Ｎ型ゲートパターン、Ｐ型ゲートパターン及び基板表面上に第１絶縁膜１２０を蒸着する。 - 特許庁

An i-type GaN layer 2 and an n-type GaN layer 3 are grown epitaxially on the surface of the n-type GaN substrate 1, and the field effect transistor where the n-type GaN layer 3 is set to be an active layer is formed.例文帳に追加

ｎ型ＧａＮ基板１の表面に、ｉ型ＧａＮ層２及びｎ型ＧａＮ層３をエピタキシャル成長させて、ｎ型ＧａＮ層３を活性層とする電界効果トランジスタを形成する。 - 特許庁

Thereafter, the heat treatment is carried out to form the n-type well layer up to the silicon substrate from the deep n-type well layer and also form the p-type well layer in the area surrounded by the n-type well layer.例文帳に追加

その後、熱処理を施すことによって、深いＮ型ウエル層からシリコン基板に至るＮ型ウエル層を形成すると共に、Ｎ型ウエル層に囲まれた領域にＰ型ウエル層を形成する。 - 特許庁

According to a desired arpeggio type (n) (n=1 to N), conversion types Type[1] to Type[M] are set in a conversion type setting table TT by the tracks 1 to M of the partial pattern data OD1 to ODM (B).例文帳に追加

また、所望のアルペジオタイプｎ（ｎ＝１〜Ｎ）に応じて、各部分パターンデータＯＤ１〜Ｍのトラック１〜Ｍ毎に変換タイプＴｙｐｅ［１］〜［Ｍ］が変換タイプ設定テーブルＴＴで設定される（Ｂ）。 - 特許庁

The nitride semiconductor laminated structure 2 is formed of a lamination consisting of an n^+-type GaN drain layer 6, an n^--type GaN drift layer 7, a p-type GaN channel layer 4 and an n^+-type GaN source layer 5.例文帳に追加

窒化物半導体積層構造部２は、ｎ^+型ＧａＮドレイン層６と、ｎ^-型ＧａＮドリフト層７と、ｐ型ＧａＮチャネル層４と、ｎ^+型ＧａＮソース層５とを積層して形成されている。 - 特許庁

A p-type well layer 4, an n-type buffer layer 7 and an n-type diffusion layer 20 are formed by impurity diffusion on the surface of the n-type active layer 3 between a source electrode 9 and a drain electrode 11.例文帳に追加

ソース電極９及びドレイン電極１１間で、ｎ^- 型活性層３の表面には、ｐ型ウエル層４、ｎ型バッファ層７、及びｎ型拡散層２０が不純物拡散により形成される。 - 特許庁

An n-type semiconductor layer 3, p^+-well region 5, n^++-type source region 6, p^++-type base contact region 7 are formed surrounding the n^++-type drain region 4 in a flat plane.例文帳に追加

平面形状において、ｎ形半導体層３、ｐ^＋形ウェル領域５、ｎ^＋＋形ソース領域６、ｐ^＋＋形ベースコンタクト領域７がｎ^＋＋形ドレイン領域４を囲むように形成されている。 - 特許庁

When the n-type TFT 53 is off, a p-type TFT 52 which is switched on-off complementarily to the n-type TFT 53 is turned on, thus an output current from the n-type TFT 48 passes through a dummy load 51.例文帳に追加

ｎ型ＴＦＴ５３のオフ時には、ｎ型ＴＦＴ５３と相補的にオンオフするｐ型ＴＦＴ５２のオンにより、ｎ型ＴＦＴ４８からの出力電流はダミー負荷５１を通過する。 - 特許庁

The MOSFET has a super-junction structure wherein a first n-type pillar layer 13, a p-type pillar layer 14, and an n-type pillar layer 15 are periodically and alternately placed on an n^+-type drain layer 12.例文帳に追加

このＭＯＳＦＥＴは、ｎ＋型ドレイン層１２上に、第１ｎ型ピラー層１３と、ｐ型ピラー層１４と、ｎ型ピラー層１５とを周期的に交互に配置してなるスーパージャンクション構造を有している。 - 特許庁

An N-type semiconductor layer 1 constituted of an N-type silicon layer is formed on a semiconductor retaining substrate 10 constituted of an N-type silicon substrate or a P-type silicon substrate via an insulating layer 11.例文帳に追加

ｎ形シリコン基板若しくはｐ形シリコン基板よりなる半導体支持基板１０上に絶縁層１１を介してｎ形シリコン層よりなるｎ形半導体層１が形成されている。 - 特許庁

A groove 10 is formed in such a manner that it penetrates the surface of an n+-type source area 4, the n+-type source area 4, a p-type well area 3 to the midway of an n-type silicon epitaxial layer 2.例文帳に追加

ｎ^+形ソース領域４の表面から該ｎ^+形ソース領域４およびｐ形ウェル領域３を貫通してｎ形シリコンエピタキシャル層２の途中まで溝１０が形成されている。 - 特許庁

An n-type clad layer 12, an n-side guide layer 14, an active layer 16, a p-side guide layer 18, a p-type clad layer 20, and a p-type contact layer 22 are sequentially formed on an n-type GaAs substrate 10.例文帳に追加

ｎ型ＧａＡｓ基板１０上に、ｎ型クラッド層１２、ｎ側ガイド層１４、活性層１６、ｐ側ガイド層１８、ｐ型クラッド層２０、及びｐ型コンタクト層２２が順番に形成されている。 - 特許庁