「N- type」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The n-type buffer layer 3 and the n-type guide layer 5 are arranged so as to interpose the quantum cascade active layer 4.例文帳に追加

ｎ型バッファ層３およびｎ型ガイド層５は、量子カスケード活性層４を挟むように配置される。 - 特許庁

The n-type source region 120 and an n-type emitter region 210 are so formed as to be separated from each other in structure.例文帳に追加

ｎ型ソース領域１２０とｎ型エミッタ領域２１０とは、構造的に分離して形成されている。 - 特許庁

Carrier lifetime of the n^- type base layer 13 is made longer than that of the n^- type base layer 14.例文帳に追加

上記ｎ^−型ベース層１４のキャリア寿命よりもｎ^−型ベース層１３のキャリア寿命を長くする。 - 特許庁

To provide an n-type doping material for carbon nanotubes and an n-type doping method for carbon nanotubes using the same.例文帳に追加

カーボンナノチューブ用ｎ型ドーピング物質およびこれを用いたカーボンナノチューブのｎ型ドーピング方法を提供する。 - 特許庁

An n type layer 19 and an n type layer are formed by implanting ions using gate electrodes 6, 14 as masks.例文帳に追加

ゲート電極６、１４をマスクとしてイオン注入を行い、ｎ^-型層１９及びｎ^-型層を形成する。 - 特許庁

Furthermore, a p-electrode 3 is formed on the p-type layer 2a, and an n-electrode 4 is formed on the n-type layer 2b.例文帳に追加

ｐ型層２ａ上にｐ電極３が形成され、ｎ型層２ａ上にｎ電極４が形成される。 - 特許庁

An N-type drift region 13 is formed on an N^+-type drain region 12 using an epitaxial growth method.例文帳に追加

Ｎ^＋型のドレイン領域１２上にＮ型のドリフト領域１３をエピタキシャル成長法により形成する。 - 特許庁

Optical layer thickness of the n-type InP layer 12a is larger than optical layer thickness of the n-type InGaAs layer 12b.例文帳に追加

ｎ型ＩｎＰ層１２ａの光学層厚はｎ型ＩｎＧａＡｓ層１２ｂの光学層厚より大きい。 - 特許庁

The element has an n-type GaN layer having 3 μm or less in the n-type nitride semiconductor layer.例文帳に追加

また、本発明の発光素子は、前記ｎ型窒化物半導体層は、３μｍ以下のｎ型ＧａＮ層を含む。 - 特許庁

An N-type diffusion layer (CCD transfer channel) 4 is selectively formed on the surface of an N-type semiconductor substrate 1.例文帳に追加

ｎ型半導体基板１の表面に選択的にｎ型拡散層（ＣＣＤ転送チャンネル）４を形成する。 - 特許庁

METHOD FOR PRODUCING N-TYPE GROUP III NITRIDE SINGLE CRYSTAL, N-TYPE GROUP III NITRIDE SINGLE CRYSTAL, AND CRYSTAL SUBSTRATE例文帳に追加

ｎ型ＩＩＩ族窒化物単結晶の製造方法、ｎ型ＩＩＩ族窒化物単結晶および結晶基板 - 特許庁

A trench 8 is also formed in a depth reaching the n^- type drift layer 6 from the surface of the n^+ type semiconductor layer 7.例文帳に追加

そして、Ｎ^+型半導体層７の表面からＮ^-型ドリフト層６に至る深さのトレンチ８を形成する。 - 特許庁

A second N-type semiconductor layer 32 is formed so as to come into contact with a first N-type semiconductor layer 30.例文帳に追加

Ｎ型の第１の半導体層30と接するようにＮ型の第２の半導体層32が形成されている。 - 特許庁

METHOD FOR PRODUCING n-TYPE SiC SINGLE CRYSTAL, n-TYPE SiC SINGLE CRYSTAL PREPARED THEREBY AND USE THEREOF例文帳に追加

ｎ型ＳｉＣ単結晶の製造方法、それによって得られるｎ型ＳｉＣ単結晶およびその用途 - 特許庁

To obtain low resistance between an n-type electrode and an n-type layer composed of a III nitride-system compound semiconductor.例文帳に追加

ｎ型電極とIII族窒化物系化合物半導体からなるｎ型層と間に更なる低抵抗化を得る。 - 特許庁

The second n-type body region 54a and the second n-type collector region 430 are connected electrically.例文帳に追加

第２のｎ型ボディ領域５４ａと第２のｎ型コレクタ領域４３０とは電気的に接続されている。 - 特許庁

A low-concentration p-type impurity region having a concentration approximately identical to that of a low-concentration n-type impurity region to be a channel region of a depression type n-channel MOS transistor is formed under the low concentration n-type impurity region to suppress variations in the depth of the low-concentration n-type imputiry region.例文帳に追加

デプレッション型ＮチャネルＭＯＳトランジスタの、チャネル領域となる低濃度Ｎ型不純物領域の下に、同程度の濃度の低濃度Ｐ型不純物領域を形成し、低濃度Ｎ型不純物領域の深さばらつきを抑制する。 - 特許庁

A source region is formed by an n^+-type substrate, a trench 2 is formed on a principal surface of the n^+-type substrate, and then a p-type base region 3, an n^--type drift region 4, and an n^+-type drain region 5 are sequentially epitaxially grown in the trench 2.例文帳に追加

ｎ^+型基板１によってソース領域を構成し、ｎ^+型基板１の主表面にトレンチ２を形成したのち、トレンチ２内にｐ型ベース領域３、ｎ^-型ドリフト領域４およびｎ^+型ドレイン領域５を順にエピタキシャル成長させる。 - 特許庁

The second protective element 28 is a p-n diode constituted on an n-type well and a p+-type diffused region 32 provided in the p-type well and lets positive charges escape to a p-side substrate via a leakage current from the p-n junction between the n-type well and p-type substrate.例文帳に追加

第２の保護素子は、ｎウエルと、ｎウエル内に設けられたｐ^+ 拡散領域３２とから構成されたｐｎダイオードであって、ｎウエルとｐ型基板との間のｐｎ接合間リーク電流を介して正の電荷をｐ側基板に逃がす。 - 特許庁

The n^+-embedded layer 20 is in contact with the bottom face of the n-type dopant region 121 and is formed deeper than the n-type dopant region 121.例文帳に追加

ｎ^+埋め込み層２０は、ｎ型不純物領域１２１の底面に接して、ｎ型不純物領域１２１よりも深く形成されている。 - 特許庁

An n-type pull-out region (sinker) 8 reaching the n+-embedded drain region 2 from the surface of the n-type semiconductor region 3 is provided.例文帳に追加

さらに、ｎ型の半導体領域３の表面から、ｎ^+埋め込みドレイン領域２に達するｎ型の引き出し領域（シンカー）８を有する。 - 特許庁

Each of the semiconductor devices can include an n-type semiconductor region, an n+ region in the n-type semiconductor region, a metal gate, and a gate insulator.例文帳に追加

各半導体装置は、ｎ型半導体領域と、ｎ型半導体領域におけるｎ＋領域と、メタルゲートと、ゲート絶縁体とを有し得る。 - 特許庁

In addition, an n-type diffusion layer 6 is provided on the layer 2, and an n-type diffusion layer 6' is provided in the p-type layer 3'.例文帳に追加

また、ｎ型埋め込み層２の上にはｎ型拡散層６が、ｐ型埋め込み層３´にはｎ型拡散層６´が設けられている。 - 特許庁

In the silicon layer 4, an NPN transistor (composed of a p-type well region 6, an n+-type region 7, and a deep n+-type region 10) is formed.例文帳に追加

ｎ^- 型シリコン層４にはＮＰＮトランジスタ（ｐウェル領域６、ｎ^+ 型領域７、ディープｎ^+ 領域１０）が形成されている。 - 特許庁

A direction toward the second n-type diffusion layer 22 from the first n-type diffusion layer 21 is a crystal orientation <100> of the p-type silicon layer 20.例文帳に追加

第１Ｎ型拡散層２１から第２Ｎ型拡散層２２へ向かう方向は、Ｐ型シリコン層２０の結晶方位＜１００＞である。 - 特許庁

An n-type source region 105 is formed on the surface part of the p-type silicon substrate 100 away from the n-type drift region 101.例文帳に追加

ｐ型シリコン基板１００の表面部にｎ型ソース領域１０５がｎ型ドリフト領域１０１から離隔して形成されている。 - 特許庁

A further feature of the structure includes an n-type semiconductor multiplication layer, an n-type semiconductor absorption layer, and a p-type contact layer.例文帳に追加

本発明の構造のさらなる特徴は、ｎ型半導体多重層と、ｎ型半導体吸収層と、ｐ型接触層とを備える。 - 特許庁

The laminate structure part 3 is formed by laminating n-type GaN layers 4, 5, a p-type GaN layer 6 and an n-type GaN layer 7.例文帳に追加

積層構造部３は、ｎ型ＧａＮ層４，５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７を積層して構成されている。 - 特許庁

A p-type base region 104 has a part A positioned between an n^--type drift region 116 and an n^+-type emitter region 122.例文帳に追加

ｐ型ベース領域１０４は、ｎ^−型ドリフト領域１１６とｎ^＋型エミッタ領域１２２の間に位置する部分Ａを有する。 - 特許庁

In upper layer of the P-type layer 14, photoelectric conversion portions 24 including an N type layer 20 and an N type layer 22 are formed in an island shape.例文帳に追加

Ｐ−型層１４の上層には、Ｎ型層２０とＮ型層２２を含む光電変換部２４が島状に形成されている。 - 特許庁

The nitride semiconductor lamination structure section 2 comprises: an n-type GaN layer 5; a p-type GaN layer 6; and an n-type GaN layer 7.例文帳に追加

窒化物半導体積層構造部２は、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６、およびＮ型ＧａＮ層７を有している。 - 特許庁

An n^+-type source layer 14 having the impurity concentration higher than the n^--type offset layer 13 is formed at the p-type body layer 12.例文帳に追加

ｐ-型ボディ層１２には、ｎ-型オフセット層１３より高い不純物濃度を有するｎ+型ソース層１４が形成されている。 - 特許庁

An N-type semiconductor layer 2 is formed on a surface of a semiconductor substrate 1, and a P-type semiconductor layer 3 is formed on the N-type semiconductor layer.例文帳に追加

半導体基板１の表面にＮ−型半導体層２を形成し、その上層にＰ型半導体層３を形成する。 - 特許庁

N type diffusion layers 7 and 8 are formed on the P type diffusion layer 5, and the N type diffusion layer 8 is used as a drain region.例文帳に追加

Ｐ型の拡散層５には、Ｎ型の拡散層７、８が形成され、Ｎ型の拡散層８はドレイン領域として用いられる。 - 特許庁

An N+ type drain layer 1 is formed on the surface of the N type epitaxial layer 6 in a region separated from the P+ type gate layer 2b.例文帳に追加

前記Ｐ＋型ゲート層２ｂから離間した領域の前記Ｎ型エピタキシャル層６の表面にＮ＋型ドレイン層１を形成する。 - 特許庁

The current constriction layer of the lower-part laser 50 is composed of an n-type Al0.7GaAs part 9, an n-type GaAs 10 and a p-type GaAs 11.例文帳に追加

下部レーザ５０の電流狭窄層は、ｎ型Ａｌ_０．７ＧａＡｓ９、ｎ型ＧａＡｓ１０、およびｐ型ＧａＡｓ１１からなる。 - 特許庁

To provide a method of manufacturing a semiconductor laser wherein an n-n connection is prevented from being made between an n-type InP clad layer or an n-type InP contact layer and an n-type InP block layer so as to reduce a leakage current.例文帳に追加

ｎ型ＩｎＰクラッド層またはｎ型ＩｎＰコンタクト層と、ｎ型ＩｎＰブロック層との間でｎ−ｎ接続が起こるのを防いで、リーク電流を低減することのできる半導体レーザの製造方法を提供する。 - 特許庁

A gate electrode is positioned via a gate insulation film on the p-type base, held between the n-type source layer and the n-type drain layer, and a drain electrode is formed on the surface of the p-type anode layer and the n-type drain layer.例文帳に追加

ｎ型ソース層とｎ型ドレイン層の間に挟まれたｐ型ベース上にゲート絶縁膜を介してゲート電極が位置し、ｐ型アノード層とｎ型ドレイン層の表面にドレイン電極が形成される。 - 特許庁

On a P-type single crystal silicon substrate 50, an N-type epitaxial silicon layer 51A and an N-type epitaxial silicon layer 51B are laminated, and P-type well area 52C is formed in the N-type epitaxial silicon layer 51B.例文帳に追加

Ｐ型の単結晶シリコン基板上５０に、Ｎ型エピタキシャル・シリコン層５１ＡとＮ型エピタキシャル・シリコン層５１Ｂとを積層し、Ｎ型エピタキシャル・シリコン層５１Ｂの中にＰ型ウエル領域５２Ｃを設ける。 - 特許庁

An N-type diffusion layer 9 and a P-type diffusion layer 11 are formed away from the N-type well 3 and having a space between each other on the P-type semiconductor substrate 1 at a position surrounded by the N-type well 3.例文帳に追加

Ｎ型拡散層３で囲まれた位置のＰ型半導体基板１に、Ｎ型拡散層３とは間隔をもって、かつ互いに間隔をもって、Ｎ型拡散層９及びＰ型拡散層１１が形成されている。 - 特許庁

The nitride semiconductor lamination structure section 2 comprises: a superlattice n-type layer 5; a p-type GaN layer 6 laminated on the superlattice n-type layer 5; and a superlattice n-type layer 7 laminated on the p-type GaN layer 6.例文帳に追加

窒化物半導体積層構造部２は、超格子Ｎ型層５、この超格子Ｎ型層５に積層されたＰ型ＧａＮ層６、およびこのＰ型ＧａＮ層６に積層された超格子Ｎ型層７を有している。 - 特許庁

An n-type substrate 1, n-type buffer layer 2, GRIN-SCH-MQW active layer 3, p-type spacer layer 4, p-type clad layer 6, p-type contact layer 7, and p-side electrode 10 are successively laminated upon an n-side electrode 11 in this order.例文帳に追加

ｎ側電極１１の上にｎ−基板１、ｎ−バッファ層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−スペーサ層４、ｐ−クラッド層６、ｐ−コンタクト層７、ｐ側電極１０の順に積層する。 - 特許庁

Two boundary lines between the n-type polycrystalline Si 5a and p-type polycrystalline Si 5b are on the n-type CCD channel area 3 adjacent to the boundary between the n-type CCD channel area 3 and p+-type channel stop area 4.例文帳に追加

ｎ型多結晶Ｓｉ５ａとｐ型多結晶Ｓｉ５ｂとの境界線は２個所ともｎＣＣＤチャネル領域３とｐ^+型チャネル阻止領域４との境界近傍のｎ型ＣＣＤチャネル領域３上にある。 - 特許庁

A p-type well region 4 and an n+ type drain region 2, away from each other, are formed in an n-type semiconductor layer 1 on an insulating layer 11, and an n+ type source region 3 is formed in the p-type well region 4.例文帳に追加

絶縁層１１上のｎ形半導体層１内には、ｐ形ウェル領域４と、ｎ^^^+形ドレイン領域２とが離間して形成され、ｎ^+形ソース領域３がｐ形ウェル領域４内に形成されている。 - 特許庁

The Si layer 14 comprises an n-type Si layer with the concentration of an n-type impurity of about 7×10^18 atoms cm^-3, and a p-type Si layer with the concentration of a p-type impurity of about 2×10^17 atoms cm^-3 which is formed on the n-type Si layer.例文帳に追加

Ｓｉ層１４は、ｎ型不純物濃度が７ｘ１０^18atoms・cm^-3程度のｎ型Ｓｉ層と、ｎ型Ｓｉ層の上に形成され、ｐ型不純物濃度が２ｘ１０^17atoms・cm^-3程度のｐ型Ｓｉ層とからなる。 - 特許庁