「N- type」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

N-TYPE ZINC ANTIMONY-BASED COMPOUND THERMOELECTRIC SEMICONDUCTOR例文帳に追加

ｎ型亜鉛アンチモン系化合物熱電半導体 - 特許庁

The n-type layer 11 of a light-emitting element 1 has a structure in which a first n-type layer 111, a second n-type layer 112, and a third n-type layer 113 are sequentially laminated on a sapphire substrate 10, and the n-electrode 16 composed of V/Al is formed on the second n-type layer 112.例文帳に追加

発光素子１のｎ型層１１は、サファイア基板１０上に第１ｎ型層１１１、第２ｎ型層１１２、第３ｎ型層１１３の順に積層された構造であり、Ｖ／Ａｌからなるｎ電極１６は第２ｎ型層１１２上に形成されている。 - 特許庁

In the semiconductor layer constituting the percutaneous treatment member layer 10, N type or P type or both N type and P type semiconductor powder is mixed in an adhesive or the like, and a P type semiconductor layer 3, an N type semiconductor layer 5 or the semiconductor layer of mixed N type and P type are stacked.例文帳に追加

経皮治療部材層１０を構成する半導体層は、接着剤等にＮ型またはＰ型または両者混合の半導体パウダーを混入させ、Ｐ型半導体層３、Ｎ型半導体層５、またはＮ型とＰ型とを混合させた半導体層としてこれらを積層する。 - 特許庁

An n-type clad layer 3 consisting of n-type AlGaN, a light emitting layer 4, a p-type clad layer 5 consisting of p-type AlGaN, and a p-type contact layer 6 consisting of p-type GaN, are sequentially laminated on the n-type contact layer 2, so that part of the n-type contact layer 2 is exposed.例文帳に追加

ｎ型コンタクト層２の一部を露出させるように、ｎ型コンタクト層２の上には、ｎ型のＡｌＧａＮからなるｎ型クラッド層３と、発光層４と、ｐ型のＡｌＧａＮからなるｐ型クラッド層５と、ｐ型のＧａＮからなるｐ型コンタクト層６とが順次積層されている。 - 特許庁

A first n-type layer, second n-type layer, third n-type layer, active layer having a multiple quantum well structure, a first p-type layer, second p-type layer, third p-type layer and p-type contact layer are laminated in the order on an n-type contact layer and this light-emitting element has a double heterostructure.例文帳に追加

ｎ型コンタクト層の上に、第一のｎ型層と、第二のｎ型層と、第三のｎ型層と、多重量子井戸構造を有する活性層と、第一のｐ型層と、第二のｐ型層と、第三のｐ型層と、ｐ型コンタクト層とが順に積層され、ダブルへテロ構造を有する。 - 特許庁

In this method of manufacturing the nitride semiconductor laser, an n-type cladding layer 2, an n-type guide layer 3, an active layer 4 and an undoped guide layer 5 are formed on an n-type GaN substrate in an MOCVD method.例文帳に追加

ｎ型ＧａＮ基板の上に、ＭＯＣＶＤ法により、ｎ型クラッド層２、ｎ型ガイド層３、活性層４、アンドープガイド層５を形成する。 - 特許庁

The n-type base region 10 is formed of the n^--type first region 10a and the n-type second region 10b whose impurity concentration is higher than the first region 10a.例文帳に追加

Ｎ型ベース領域１０はＮ^-型の第１の領域１０ａとこれよりも不純物濃度の高いＮ型の第２の領域１０ｂとから成る。 - 特許庁

N+ type embedded layers (6A and 6B) are formed while being superimposed on an N-type well area 2B and the bottom of an N-type collector layer 4 by the same process.例文帳に追加

Ｎ＋型埋め込み層（６Ａ、６Ｂ）は、同一工程にてＮ型ウエル領域２Ｂ及びＮ型コレクタ層４の底部に重畳して形成される。 - 特許庁

Between the n-type diffusion region 2 and the p well 10, an n^--type diffusion region 11 is formed having a lower dopant concentration than that of the n-type diffusion region 2.例文帳に追加

Ｎ型拡散領域２とＰウェル１０との間に、Ｎ型拡散領域２よりも不純物濃度の低いＮ^−型拡散領域１１を設ける。 - 特許庁

The layer structural body LS1 comprises a laminated etching stopping layer 2, an n-type high density carrier layer 3, an n-type light absorbing layer 5, and an n-type cap layer 7.例文帳に追加

層構造体ＬＳ１は、積層された、エッチング停止層２、ｎ型の高濃度キャリア層３、ｎ型の光吸収層５、及びｎ型のキャップ層７を含む。 - 特許庁

COMPOSITION FOR FORMING N-TYPE DIFFUSION LAYER, PRODUCTION METHOD OF COMPOSITION FOR FORMING N-TYPE DIFFUSION LAYER, PRODUCTION METHOD OF N-TYPE DIFFUSION LAYER, AND MANUFACTURING METHOD OF SOLAR CELL例文帳に追加

ｎ型拡散層形成組成物、ｎ型拡散層形成組成物の製造方法、ｎ型拡散層の製造方法、及び太陽電池セルの製造方法 - 特許庁

An n-type GaAsP composition gradient layer 2 and an n-type GaAsP composition uniform layer 3 are formed in order on an n-type GaAs substrate 1 by an epitaxial growth.例文帳に追加

ｎ−ＧａＡｓ基板１上に、エピタキシャル成長によりｎ−ＧａＡｓＰ組成勾配層２とｎ−ＧａＡｓＰ組成均一層３を順次形成する。 - 特許庁

An N^+ type collector embedded layer 2 is formed on a silicon substrate 1 and after an N^- type epitaxial layer 3 is caused to grow, an N^+ type collector layer 4 is formed.例文帳に追加

シリコン基板１上にＮ＋型のコレクタ埋め込み層２を形成し、Ｎ−型のエピタキシャル層３を成長させた後、Ｎ＋型のコレクタ層４を形成する。 - 特許庁

The active pixel sensor including an N well 14 of n-type silicon and a P well 22 of p-type silicon formed on a p-type silicon substrate 10 is formed in the N well.例文帳に追加

ｐ型シリコン基板１０に形成されたｎ型シリコンのＮウェル１４、およびｐ型シリコンのＰウェル２２を含む能動画素センサを、Ｎウェルに形成する。 - 特許庁

The N+-type first drain layer 11 and the second drain layer 3 are integrated to become a deeper n+-type layer than an n+-type source layer 10, and its volume is increased.例文帳に追加

Ｎ＋型の第１ドレイン層１１と第２ドレイン層３は、一体されてＮ＋型ソース層１０より深いＮ＋層となり、その体積が増加する。 - 特許庁

The n^+-type carrier accumulation layer 3b with impurity concentration higher than that of the n^+-type carrier accumulation layer 3a is not present directly below the n^+-type emitter region 4.例文帳に追加

ｎ^＋型エミッタ領域４の直下に、ｎ^＋型キャリア蓄積層３ａより不純物濃度が高いｎ^＋型キャリア蓄積層３ｂが存在しない。 - 特許庁

N-TYPE OHMIC ELECTRODE FOR N-TYPE GROUP III NITRIDE SEMICONDUCTOR, SEMICONDUCTOR LIGHT-EMITTING ELEMENT HAVING SAME, AND N-TYPE OHMIC ELECTRODE FORMING METHOD例文帳に追加

ｎ形ＩＩＩ族窒化物半導体のためのｎ形オーミック電極、それを備えた半導体発光素子、及びｎ形オーミック電極の形成方法 - 特許庁

Then, an n-type semiconductor region 8C is formed by introducing an n-type impurity ion into a region that is adjacent to the n-type semiconductor region 8B.例文帳に追加

続いて、ｎ型半導体領域８Ｂと隣接する領域にｎ型の不純物イオンの導入によりｎ型半導体領域８Ｃを形成する。 - 特許庁

On the other hand, a shallow N+ type semiconductor 3 is formed by diffusing high concentration N type impurities from one surface side of the N- type semiconductor substrate.例文帳に追加

また，Ｎ−型半導体基板の上記一方の表面側から高濃度のＮ型不純物を拡散して，浅いＮ＋型半導体を形成する。 - 特許庁

The thickness of gate insulating films of a load type P-type MOS and a drive type N-type MOS is 4 nm or less.例文帳に追加

負荷型Ｐ型ＭＯＳ及び駆動型Ｎ型ＭＯＳのゲート絶縁膜厚は、４ｎｍ以下である。 - 特許庁

The vertical junction FET 1a comprises an n^+-type drain semiconductor 2, an n-type drift semiconductor 3, a p^+-type gate semiconductor 4, an n-type channel semiconductor 5, an n^+-type source semiconductor 7 and a p^+-type gate semiconductor 8.例文帳に追加

本発明に係る縦型ＪＦＥＴ１ａは、ｎ^＋型ドレイン半導体部２と、ｎ型ドリフト半導体部３と、ｐ^＋型ゲート半導体部４と、ｎ型チャネル半導体部５と、ｎ^＋型ソース半導体部７と、ｐ^＋型ゲート半導体部８とを備える。 - 特許庁

Thus an n-type impurity region is formed wherein an n-type high-concentration impurity region 336 doped with only n-type impurities on the substrate 301 and an n-type low-concentration impurity region 337 doped with n-type impurities and p-type impurities on the substrate 301 are adjacent to each other.例文帳に追加

これにより、基板３０１にｎ型不純物のみを導入したｎ型高濃度不純物領域３３６と、基板３０１にｎ型不純物とｐ型不純物とを導入したｎ型低濃度不純物領域３３７とが隣接してなるｎ型不純物領域を形成する。 - 特許庁

On the porous n-type region 11n, an n-side electrode 13 is formed, and on the n-side electrode 13, a passivation film 14 made of silicon nitride is formed.例文帳に追加

ｎ側電極１３上には窒化シリコンからなるパッシベーション膜１４が形成されている。 - 特許庁

If the n-type semiconductor substrate is defined as an emitter, the p-type impurity region is defined as a base and the n-type impurity region is defined as a collector, a DC current amplification factor hFE can be made into 100 or more.例文帳に追加

N型半導体基板；エミッタ、P型不純物領域；ベース、N型不純物領域；コレクタとする場合直流電流増幅率ｈFEを100以上とすることが可能となる。 - 特許庁

An n--type drift layer and a p-type base region are laminated on an n+-type silicon carbide substrate, an n+-type source region is formed in a prescribed area in a surface layer part within a base region, and a gate trench is formed by a trench groove reaching the drift layer.例文帳に追加

本発明は、n+型炭化珪素基板上に、n-型ドリフト層とp型ベース領域を積層すると共に、ベース領域内の表層部における所定領域にn^+型ソース領域を形成し、かつ、前記ドリフト層に達するトレンチ溝によりゲートトレンチを形成する。 - 特許庁

By having n-type carriers included in the n-type layer 2b diffuse into the p-type layer 2a, a compensation region 2c is formed in the portion of the p-type layer 2a, which is present in the vicinity of the interface between the p-type layer 2a and the n-type layer 2b.例文帳に追加

ｎ型層２ｂ中のｎ型キャリアがｐ型層２ａ中に拡散することにより、ｐ型層２ａとｎ型層２ｂとの界面近傍のｐ型層２ａ中に補償領域２ｃが形成される。 - 特許庁

The n-type semiconductor layer 11 includes an n-type GaN clad layer 14 and an n-type InGaN guide layer 15, and the p-type semiconductor layer 12 includes a p-type GaN clad layer 18 and a p-type InGaN guide layer 17.例文帳に追加

ｎ型半導体層１１はｎ型ＧａＮクラッド層１４およびｎ型ＩｎＧａＮガイド層１５を含み、ｐ型半導体層１２はｐ型ＧａＮクラッド層１８およびｐ型ＩｎＧａＮガイド層１７を含む。 - 特許庁

On the surface of an N type layer 22, a P+ type layer 26 is formed.例文帳に追加

Ｎ型層２２の表面にはＰ＋型層２６が形成されている。 - 特許庁

A p-type gate region 103 is provided on the n-type channel region 203.例文帳に追加

Ｎ型チャネル領域２０３上にＰ型ゲート領域１０３がある。 - 特許庁

An N-type region 60 is arranged in the P-type well 52 to reach the N-type layer 51 beneath the P-type diffusion region 38.例文帳に追加

Ｎ型領域６０が、Ｐ型拡散領域３８の下方においてＮ型層５１に到達するように、Ｐ型ウエル５２中に配置される。 - 特許庁

The deep n-type well and the p-type substrate are coupled to ground.例文帳に追加

深いｎ型ウェルおよびｐ型基板は接地電位点に接続する。 - 特許庁

The VCSEL 20 has a P-type contact and an N-type contact on the same surface.例文帳に追加

ＶＣＳＥＬは、同一面にｐ型とｎ型のコンタクトを有する。 - 特許庁

A P-type body layer 6 is formed on a surface of an N-type drift layer 2, and an N+type source layer 7 is formed on a surface of the P-type body layer 6.例文帳に追加

Ｎ型ドリフト層２の表面にＰ型ボディ層６を形成し、該Ｐ型ボディ層６の表面にＮ＋型ソース層７を形成する。 - 特許庁

The light-emitting layer is provided between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

発光層は、ｎ型、ｐ型半導体層の間に設けられる。 - 特許庁

A P-type anode layer 2 is provided above an N^--type drift layer 1.例文帳に追加

Ｎ^−型ドリフト層１上にＰ型アノード層２が設けられている。 - 特許庁

Additionally, the epitaxial structure 5 contains n-type or p-type dopant.例文帳に追加

また、エピタキシャル構造体５はｎ型又はｐ型ドーパントを含有する。 - 特許庁

An N-type epitaxial layer 52 is arranged on a P-type silicon substrate 51.例文帳に追加

Ｐ型シリコン基板５１上に、Ｎ型エピタキシャル層５２が配置される。 - 特許庁

A p-type epitaxial layer 11 is formed on a p-type silicon substrate 10, and an n-type epitaxial layer 21 is formed on an n-type silicon substrate 20.例文帳に追加

ｐ形シリコン基板１０上にｐ形エピタキシャルシヤル層１１を、ｎ形シリコン基板２０上にｎ形エピタキシャルシヤル層２１を形成する。 - 特許庁

The P-type MOS 22 and the N-type MOS 32 constitute a circuit A, and the P-type MOS 42 and the N-type MOS 52 constitute a circuit B.例文帳に追加

Ｐ型ＭＯＳ２２及びＮ型ＭＯＳ３２は、回路Ａを構成し、Ｐ型ＭＯＳ４２及びＮ型ＭＯＳ５２は回路Ｂを構成する。 - 特許庁

An N type epitaxial layer 6 is deposited on a P type semiconductor substrate 5.例文帳に追加

Ｐ型半導体基板５上にＮ型エピタキシャル層６を堆積する。 - 特許庁

A p-type electrode 18 and an n-type electrode 19 are formed.例文帳に追加

この後、ｐ側電極１８およびｎ側電極１９を形成する。 - 特許庁

The light-absorbing layer 2 contains p-type impurities or n-type impurities.例文帳に追加

光吸収層２は、ｐ型不純物またはｎ型不純物を含む。 - 特許庁

A p-type electrode 46 is formed on the p-type semiconductor layer 45, and an n-type electrode 47 is formed on the n-type semiconductor layer 43.例文帳に追加

ｐ型電極４６がｐ型半導体層４５上に形成されて、ｎ型電極４７がｎ型半導体層４３上に形成される。 - 特許庁

A P-type epitaxial layer 53 is arranged on the N-type epitaxial layer 52.例文帳に追加

Ｎ型エピタキシャル層５２上に、Ｐ型エピタキシャル層５３が配置される。 - 特許庁

This gate turnoff thyristor includes: an n-type first emitter layer; a p-type first base layer; an n-type second base layer; and a p-type second emitter layer in this order.例文帳に追加

ｎ型の第１のエミッタ層、ｐ型の第１のベース層、ｎ型の第２のベース層、ｐ型の第２のエミッタ層をこの順に備える。 - 特許庁