「N- type」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Structure in which the N type layers 2 and the P type layers 3 are repeatedly arranged by further making a region sandwiched between the P type layers 3 in the N-type substrate 10 be the N type layer 2.例文帳に追加

また、Ｎ型基板１０のうち各Ｐ型層３に挟まれた領域をＮ型層２とすることで、当該Ｎ型層２とＰ型層３とが繰り返し配置された構造を形成する。 - 特許庁

A p-type anode layer is formed away from the p-type base layer, and an n-type resistance layer and an n-type drain layer are formed between the p-type anode layer and the p-type base layer.例文帳に追加

そのｐ型ベース層とは離れてｐ型アノード層が形成され、ｐ型アノード層とｐ型ベース層間にｎ型の抵抗層とｎ型ドレイン層が形成される。 - 特許庁

In a semiconductor laser, having a double heterostructure composed of an n-type clad layer 103, an MQW active layer 105, and a p-type clad layer 106, an n-type saturable absorption layer 104 having a compressive strain, is provided in the n-type clad layer 103.例文帳に追加

n型クラッド層（１０３）と、ＭＱＷ活性層（１０５）と、p型クラッド層（１０６）とからなるダブルへテロ構造の半導体レーザにおいて、n型クラッド層（１０３）中に圧縮歪みを有するn型可飽和吸収層（１０４）を設ける。 - 特許庁

Furthermore, a collector n^+ type region 18 is formed so that the collector n^+ type region 16 may be connected to the buried n^+ type region 12, while a base sink p-type region 19 is formed so that the emitter n^+ type region 17 may be connected to the buried n^+ type region 12.例文帳に追加

また、コレクタｎ^+ 型領域１６と埋め込みｎ^+ 型領域１２を接続するようにコレクタシンクｎ^+ 型領域１８が形成され、エミッタｎ^+ 型領域１７と埋め込みｎ^+ 型領域１２を接続するようにベースシンクｐ型領域１９が形成されている。 - 特許庁

The deep n-type well is further provided with a second deep n-type well 103 provided at the bottom surface side of the p-type Si substrate 101 more than the first deep n-type well 105, and has n-type impurity concentration different from that of the firs deep n-type well 105.例文帳に追加

ディープｎ型ウェルは、第一のディープｎ型ウェル１０５よりもｐ型Ｓｉ基板１０１の底面側に設けられており、第一のディープｎ型ウェル１０５と異なるｎ型の不純物濃度を有する第二のディープｎ型ウェル１０３を備える。 - 特許庁

In the P-type well 23, a second N-type impurity diffusion layer 42 is formed so as to protrude from the N^+-type source layer 26 to the first N-type impurity diffusion layer 41 side, while overlapping the N^+-type source layer 26.例文帳に追加

Ｐ型ウエル２３内には、Ｎ^＋型ソース層２６と重なり、かつＮ^＋型ソース層２６から第１Ｎ型不純物拡散層４１側にはみ出すように、第２Ｎ型不純物拡散層４２が形成されている。 - 特許庁

The vertical junction field effect transistor 1a includes an n+-type drain semiconductor part 2, an n-type drift semiconductor part 3, a p+-type gate semiconductor part 4, an n-type channel semiconductor part 5, and an n+-type source semiconductor part 7.例文帳に追加

本発明に係る縦型ＪＦＥＴ１ａは、ｎ^＋型ドレイン半導体部２と、ｎ型ドリフト半導体部３と、ｐ^＋型ゲート半導体部４と、ｎ型チャネル半導体部５と、ｎ^＋型ソース半導体部７とを備える。 - 特許庁

A P-type well layer 52 is arranged on an N-type silicon substrate 51.例文帳に追加

Ｎ型シリコン基板５１上に、Ｐ型ウエル層５２が配置される。 - 特許庁

An N-type well 3 is formed on a P-type semiconductor substrate 1.例文帳に追加

Ｐ型半導体基板１にＮ型ウエル３が形成されている。 - 特許庁

A P-type well region 26 is formed in an N-type epitaxial layer 25.例文帳に追加

Ｎ型エピタキシャル層２５にＰ型ウェル領域２６を形成する。 - 特許庁

P-TYPE THIN-FILM TRANSISTOR, N-TYPE THIN-FILM TRANSISTOR AND SEMICONDUCTOR DEVICE例文帳に追加

Ｐ型薄膜トランジスタ、Ｎ型薄膜トランジスタ及び半導体装置 - 特許庁

An N-type well 2 is formed on the surface of a P-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１の表面にＮ型ウェル２を形成する。 - 特許庁

A P-type MOS high-voltage transistor 45 is equipped with a bottom N-type well 8, N-type wells 11, and P-type wells 16 formed on a silicon substrate 1.例文帳に追加

ｐＭＯＳ高電圧トランジスタ４５は、シリコン基板１にボトムｎウェル８、ｎウェル１１、およびｐウェル１６が形成されている。 - 特許庁

To prevent p-type impurities from mixing into an n-type semiconductor layer and n-type impurities from into a p-type semiconductor layer.例文帳に追加

Ｎ型半導体層へのＰ型不純物の混入およびＰ型半導体層へのＮ型不純物の混入を防止すること。 - 特許庁

Since the p-type defect levels disappear through hydrogenation, effect of an n-type dopant (phosphorus) is actualized and the p-type film is rendered n-type.例文帳に追加

水素処理を施すことにより、ｐ型の欠陥準位が消滅するため、ｎ型ドーパント（リン）の効果が顕在化してｎ型化する。 - 特許庁

In the surface area of an N-type drain drift region 20, an N^+- type drain region 17 and a P-type well region 18 surrounding an N^+-type source region are formed.例文帳に追加

Ｎ形ドレインドリフト領域２０の表面領域にＮ^＋型のドレイン領域１７と、Ｎ^＋形のソース領域を包囲するＰ形のウェル領域１８を形成する。 - 特許庁

A P-type diffusion layer 12 is formed on the surface of an N-type silicon substrate 11, and an N-type diffusion layer 14 is formed inside the N-type diffusion layer 12.例文帳に追加

Ｎ型のシリコン基板１１の表面領域にＰ型拡散層１２が形成され、このＰ型拡散層１２内に、Ｎ型拡散層１４が形成される。 - 特許庁

The p-type separation areas 3 and 4 separate the n-type epitaxial growing layer 2 and two or above n-type (n- type) areas 21 and 22 are formed.例文帳に追加

そして、そのエピタキシャル成長層２に表面から前記半導体基板１に達するようにｐ形（ｐ^+ 形）分離領域３、４が拡散により形成されている。 - 特許庁

The collector part consists of: an N-type buffer region 14; a P^+ type collector region 15; and an N^+ type contact region 18 formed in the N-type buffer region 14.例文帳に追加

前記コレクタ部は、Ｎ型バッファ領域１４と、Ｎ型バッファ領域１４に形成されたＰ^＋型コレクタ領域１５及びＮ^＋型コンタクト領域１８とで構成されている。 - 特許庁

The p-type silicon nitride film 3 is formed in contact with the n-type silicon oxide film 2, and the n-type silicon oxide film 2 and p-type silicon nitride film 3 form a p-n junction.例文帳に追加

ｐ型シリコン窒化膜３は、ｎ型シリコン酸化膜２に接して形成され、ｎ型シリコン酸化膜２およびｐ型シリコン窒化膜３は、ｐ−ｎ接合を形成する。 - 特許庁

The MOSFET also has n-type shorting channels extending from respective n-type silicon carbide regions through the p-type silicon carbide regions to the n-type silicon carbide drift layer.例文帳に追加

またＭＯＳＦＥＴは、ｎ型炭化ケイ素領域のそれぞれからｐ型炭化ケイ素領域を通ってｎ型炭化ケイ素ドリフト層まで延びるｎ型短絡チャネルを有する。 - 特許庁

An n-type gate electrode and a p-type gate electrode are composed of the same metal, and its N concentration is made different between the n-type gate electrode and the p-type gate electrode.例文帳に追加

ｎ型ゲート電極及びｐ型ゲート電極を同一のメタルで構成し、且つ、そのＮ濃度をｎ型ゲート電極とｐ型ゲート電極とで異ならせる。 - 特許庁

An n-type first clad layer 12A has higher n-type carrier density than an n-type second clad layer 12B, and is also made thicker than the n-type second clad layer 12B to thereby secure the carrier conductivity of the whole n-type clad layer 12.例文帳に追加

ｎ型第１クラッド層１２Ａにおいて、ｎ型キャリア密度をｎ型第２クラッド層１２Ｂよりも高くし、かつ層厚をｎ型第２クラッド層１２Ｂよりも厚くすることにより、ｎ型クラッド層１２全体のキャリア伝導性を確保する。 - 特許庁

An n-type GaAs buffer layers 44 and an n-type InGaAlP buffer layer 34 are formed through an epitaxial growth method on an n-type GaAs substrate 10, and an n-type GaP substrate 30 is bonded on the n-type InGaAlP buffer layer 34.例文帳に追加

ｎ型ＧａＡｓ基板１０上に、エピタキシャル成長によりｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡｌＰバッファー層３４とを形成し、ｎ型ＩｎＧａＡｌＰバッファー層３４にｎ型ＧａＰ基板３０を接着する。 - 特許庁

A source/drain region 17 is composed of an N type impurity region (N^- region) 171 of low concentration and an N^- type impurity region (N^+ region) 172 of high concentration.例文帳に追加

ソース・ドレイン領域１７は、低濃度のＮ型不純物領域（Ｎ^-領域）１７１及び高濃度のＮ型不純物領域（Ｎ^+領域）１７２からなる。 - 特許庁

An n-side electrode 12 is arranged on the lower face of the n-type substrate 1.例文帳に追加

ｎ型基板１の下面には、ｎ側電極１２が配置されている。 - 特許庁

An n side electrode 18 is formed on the lower face of the n-type GaN layer 11.例文帳に追加

ｎ型ＧａＮ層１１の下面にｎ側電極１８を形成する。 - 特許庁

N-type diffusion areas 53 are formed on the P-well area 21.例文帳に追加

P-型ウェル領域21の上層にはN型拡散領域53が設けられている。 - 特許庁

In the table,s and t are sequences of the same type; n, iand j are integers: 例文帳に追加

テーブル内のs および t は同じ型のシーケンスです; n、iおよび j は整数です: - Python

The other end 50 of the P-type diffusion resistance 40 is connected electrically to the N-type well 8 and the N-type diffusion layer 2.例文帳に追加

又、Ｐ型拡散抵抗４０の他端５０は、Ｎ型ウェル８とＮ型拡散層２とに電気的に接続される。 - 特許庁

In the plurality of P-type body layers 6, an N^+-type first source layer 7 and an N^+-type second source layer 9 are alternately formed.例文帳に追加

複数のＰ型ボディ層６にはＮ＋型第１ソース層７とＮ＋型第２ソース層９を交互に形成する。 - 特許庁

A mesh-like deep n-type well 113 is provided in contact with undersurfaces of the p-type well 107 and the n-type well 109.例文帳に追加

Ｐ型ウェル１０７、Ｎ型ウェル１０９の下面に接して、メッシュ状のディープＮ型ウェル１１３が設けられている。 - 特許庁

A mesh-like deep n-type well 111 is provided in contact with undersurfaces of the p-type well 103 and the n-type well 105.例文帳に追加

Ｐ型ウェル１０３、Ｎ型ウェル１０５の下面に接して、メッシュ状のディープＮ型ウェル１１１が設けられている。 - 特許庁

In the n-type current confinement layer 8, the concentration of the n-type impurity is higher than that of the p-type impurity.例文帳に追加

ｎ型電流狭窄層８においては、ｎ型不純物の濃度はｐ型不純物の濃度よりも高くなっている。 - 特許庁

An n-type drift region 112 is formed between the n++-type drain region 104 and the p+-type well region 105.例文帳に追加

ｎ^++形ドレイン領域１０４とｐ^+形ウェル領域１０５との間にはｎ形ドリフト領域１１２が形成される。 - 特許庁

A first n type conductive area 2 and a second n type conductive area 3 are formed on a p type semiconductor substrate 100.例文帳に追加

Ｐ型の半導体基板１００に第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。 - 特許庁

An N+-type diffusion region 9 is formed around a P-type isolation layer 8 which is formed on an N-type epitaxial layer 4.例文帳に追加

Ｎ型エピタキシャル層４に形成されたＰ型アイソレーション層８の周囲にＮ＋型拡散領域９を形成する。 - 特許庁

n-TYPE AND HETERO-JUNCTION ORGANIC THIN-FILM TRANSISTOR例文帳に追加

ｎ型及びヘテロ接合型有機薄膜トランジスタ - 特許庁

N-TYPE THIN FILM TRANSISTOR AND ITS MANUFACTURING METHOD例文帳に追加

Ｎ型薄膜トランジスタおよびその製造方法 - 特許庁

n-TYPE ALN CRYSTAL AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

ｎ型ＡｌＮ結晶及びその製造方法 - 特許庁

The semiconductor layer 3 is doped into an n-type.例文帳に追加

半導体層３は、ｎ型にドーピングされている。 - 特許庁

The n-type clad layer consists of a first semiconductor.例文帳に追加

ｎ型クラッド層は第１の半導体からなる。 - 特許庁

An n-type GaAlAs buffer layer 14, an n-type GaAs substrate 16, an n-type GaAlAs clad layer 18, and a GaAs active layer 20 (emission region) are formed on an n-type electrode 12.例文帳に追加

ｎ形電極１２上にｎ型ＧａＡｌＡｓバッファ層１４、ｎ形ＧａＡｓ基板１６、ｎ形ＧａＡｌＡｓクラッド層１８、ＧａＡｓ活性層２０（発光領域）が形成されている。 - 特許庁

Then an n-type electrode 15 is formed on the n-type semiconductor layer 11 exposed by removing the layers and a p-type electrode 16 is formed on the p-type semiconductor layer.例文帳に追加

そして、前記p型半導体層およびi型半導体層を除去して露出したn型半導体層の上にn型電極15が設けられ、前記p型半導体層上にp型電極16が設けられている。 - 特許庁

N-TYPE DIAMOND SEMICONDUCTOR AND MANUFACTURING METHOD THEREFOR例文帳に追加

ｎ型ダイヤモンド半導体及びその製造方法 - 特許庁