「N- type」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An N-type TR N3 turns off, and an N type TR N4 turns on, and P type transistors P3 and P4 also turn on.例文帳に追加

Ｎ型トランジスタＮ３はオフ、Ｎ型トランジスタＮ４はオンし、Ｐ型トランジスタＰ３、Ｐ４もオンする。 - 特許庁

The N-type wells 11 are also located above the bottom N-type well 8 and adjacent to the P-type wells 16.例文帳に追加

ｎウェル１１もボトムｎウェル８上にあり、かつｐウェル１６に隣接するように形成されている。 - 特許庁

A p-type well 22 is arranged on an n-type substrate 21.例文帳に追加

Ｎ型基板２１上に、Ｐ型ウエル２２が配置される。 - 特許庁

Furthermore, the sugar chain is selected from sugar chains of an N type sugar chain, an O type sugar chain and a combination of N type and O type.例文帳に追加

糖鎖はＮ型糖鎖、Ｏ型糖鎖及びＮ型Ｏ型の組み合わせからなる糖鎖から選択される。 - 特許庁

In includes a p-type charge pump and an n-type charge pump.例文帳に追加

これはｐ型電荷ポンプ及びｎ型電荷ポンプを含む。 - 特許庁

A semiconductor base of the IGFET includes an N^+-type first drain region 34, an N^--type second drain region 35, a P-type first body region 36, a P^--type second body region 37, an N-type first source region 38, and an N^+-type second source region 39, and a trench 31 for forming an IGFET cell.例文帳に追加

IGFETの半導体基体は、N^+型の第１のドレイン領域３４とN^-型の第２のドレイン領域３５とP型の第１のボデイ領域３６とP^-型の第２のボデイ領域３７とN型の第１のソース領域３８とN^+型の第２のソース領域３９とを有し、更にIGFETセルを構成するトレンチ３１を有する。 - 特許庁

DETECTION METHOD OF COMPOSITE N-TYPE SUGAR CHAIN例文帳に追加

複合型Ｎ型糖鎖の検出方法 - 特許庁

METHOD FOR PRODUCING n-TYPE SiC MONOCRYSTAL例文帳に追加

ｎ型ＳｉＣ単結晶の製造方法 - 特許庁

GROWTH METHOD OF N-TYPE NITRIDE SEMICONDUCTOR例文帳に追加

ｎ型窒化物半導体の成長方法 - 特許庁

Not flashy, and the modest, soothing type...例文帳に追加

派手ではなくてnつつましやかな癒やし系 - 映画・海外ドラマ英語字幕翻訳辞書

An n-type body region 52a and an n-type collector region 230 are connected electrically.例文帳に追加

ｎ型ボディ領域５２ａと、ｎ型コレクタ領域２３０とは、電気的に接続されている。 - 特許庁

Then n-type dopants are implanted only into the n-type diffused layer 13 via the contact hole.例文帳に追加

そして、コンタクトホールを介して、ｎ型拡散層１３にのみｎ型ドーパントを注入する。 - 特許庁

The p layer 3 consists of p-type a-Si:H, the n layer 5 consists of n-type a-Si:H.例文帳に追加

ｐ層３は、ｐ型ａ−Ｓｉ：Ｈからなり、ｎ層５は、ｎ型ａ−Ｓｉ：Ｈからなる。 - 特許庁

An n-type contact layer consisting of n-type GaN is formed on a substrate 1.例文帳に追加

基板１の上にｎ型のＧａＮからなるｎ型コンタクト層２が形成されている。 - 特許庁

An n-type channel region 203 is provided inside a p well 202 on an n-type substrate 201.例文帳に追加

Ｎ型基板２０１上のＰウェル２０２内部にＮ型チャネル領域２０３がある。 - 特許庁

The (p) layer 3 consists of p-type a-Si:H, the (n) layer 5 consists of n-type a-Si:H.例文帳に追加

ｐ層３は、ｐ型ａ−Ｓｉ：Ｈからなり、ｎ層５は、ｎ型ａ−Ｓｉ：Ｈからなる。 - 特許庁

An N- type drift layer 21 is formed in the surface of the N-- type semiconductor layer 12.例文帳に追加

Ｎ−−型の半導体層１２の表面には、Ｎ−型のドリフト層２１が形成されている。 - 特許庁

The n-type silicon oxide film 2 includes a plurality of quantum dots 21 made of n-type Si.例文帳に追加

ｎ型シリコン酸化膜２は、ｎ型Ｓｉからなる複数の量子ドット２１を含む。 - 特許庁

N-TYPE POLYCRYSTALLINE SILICON WAFER AND N-TYPE POLYCRYSTALLINE SILICON INGOT, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ｎ型多結晶シリコンウェーハ並びにｎ型多結晶シリコンインゴット及びその製造方法 - 特許庁

The first layer includes at least any of n-type GaN and n-type AlGaN.例文帳に追加

第１層は、ｎ形ＧａＮ及びｎ形ＡｌＧａＮの少なくともいずれかを含む。 - 特許庁

To reduce area by providing deep n-type wells at the middle of a p-type semiconductor substrate, p-type wells contacting the above n-type wells and n-type wells contacted of the above p-type wells.例文帳に追加

半導体基板の中部に深いウエルを有する場合、面積低減ができ、しかも高性能な半導体素子を有する半導体装置およびその製造方法を提供する。 - 特許庁

The semiconductor device 100 includes an N^+-type source region 31, a contact P^+-type region 32, an N^+-type drain region 11, a P^--type body region 41 and an N^--type drift region 12.例文帳に追加

半導体装置１００は，Ｎ^+ ソース領域３１，コンタクトＰ^+ 領域３２，Ｎ^+ ドレイン領域１１，Ｐ^- ボディ領域４１およびＮ^- ドリフト領域１２を備えている。 - 特許庁

The rectifying element is the p-i-n diode comprising a p-type semiconductor layer, an n-type semiconductor layer, and an intrinsic semiconductor layer between them.例文帳に追加

整流素子は、p型半導体層、n型半導体層及びこれらの間の真性半導体層から構成されるp-i-nダイオードである。 - 特許庁

An n-side electrode 7 is formed on the exposed n-type GaN layer 2.例文帳に追加

露出したｎ型GaN層２上にｎ側電極７を形成する。 - 特許庁

An n-electrode is connected to the undersurface of the n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板の下面にｎ電極が接続されている。 - 特許庁

The n-side electrode 17n is provided on the n-type region.例文帳に追加

ｎ側電極１７ｎは、ｎ型領域の上に設けられている。 - 特許庁

An n-type layer is formed by epitaxial growth on a heavily doped substrate which becomes an n^+-type cathode layer 1, and then a p-type anode region 3 is formed on a surface layer of the n-type layer.例文帳に追加

ｎ^+ カソード層１となる高濃度基板上にエピタキシャル成長でｎ層を形成し、このｎ層の表面層にｐアノード領域３を形成する。 - 特許庁

An n-type diffusion area 4 and a p-type diffusion area 5 separately from the n-type diffusion area 4 are formed on the surface layer of an n-type semiconductor layer 3.例文帳に追加

ｎ形半導体層３の表面層にｎ形拡散領域４とこのｎ形拡散領域４と離してｐ形拡散領域５を形成する。 - 特許庁

An n-type cathode area 6 and a p-type short area 8 adjacent to the n-type cathode area 6 are formed on the surface layer of the n-type diffusion area 4.例文帳に追加

ｎ形拡散領域４の表面層にｎ形カソード領域６とこのｎ形カソード領域６と隣接してｐ形ショート領域８を形成する。 - 特許庁

The nitride semiconductor lamination structure section 2 comprises: an n-type AlGaN layer 9; an n-type GaN layer 5; a p-type GaN layer 6; and an n-type GaN layer 7.例文帳に追加

窒化物半導体積層構造部２は、Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７を有している。 - 特許庁

For the peripheral region N, alternate layers are formed which are composed of a combination of an n-type n type partial region 22 and a p-type p type partial region 24.例文帳に追加

その周辺領域Ｎは、ｎ型のｎ型部分領域２２とｐ型のｐ型部分領域２４の組合せからなる互層が繰返して形成されている。 - 特許庁

An n^+-type semiconductor layer 2 is formed on an n-type semiconductor substrate 1, and a p-type epitaxial layer 3 is formed on the n^+-type semiconductor layer 2.例文帳に追加

ｎ型半導体基板１上には、ｎ^＋半導体層２が形成されており、ｎ^＋半導体層２上にｐ型エピタキシャル層３が形成されている。 - 特許庁

Thus, the n type buffer layer 3 is spatially separated from an SJ structure 4, and the concentration of the n type impurity at a connection part 14 between the n type buffer layer 3 and the n type pillar region 5 is made lower than the concentration of the n type impurity in the n type buffer layer 3 and the n type pillar region 5.例文帳に追加

これにより、ｎ型バッファー層３とＳＪ構造４とが空間的に分離され、ｎ型バッファー層３とｎ型ピラー領域５との間の接続部１４におけるｎ型不純物の濃度が、ｎ型バッファー層３及びｎ型ピラー領域５におけるｎ型不純物の濃度よりも低くなる。 - 特許庁

A P-type region 4 and an N-type region 5a are formed in a P-type well 2, a P-type region 7a and an N-type region 8 are formed in an N-type well 3, and an N-type region 6 is formed straddling both the wells 2 and 3.例文帳に追加

Ｐ型ウェル２内にはＰ型領域４，Ｎ型領域５ａが、Ｎ型ウェル３内にはＰ型領域７ａ，Ｎ型領域８がそれぞれ形成され、両ウェル２及び３にまたがってＮ型領域６が形成されている。 - 特許庁

Besides, the N+ type embedded layer 6A is integrated with the N-type well area 2B and deep N-type well areas (2B and 6A) are formed.例文帳に追加

また、Ｎ＋型の埋め込み層６Ａは、Ｎ型ウエル領域２Ｂと一体化され深いＮ型ウエル領域（２Ｂ、６Ａ）が形成される。 - 特許庁

The layer structure LS1 includes an n-type high concentration carrier layer 3, an n-type light absorbing layer 5, and an n-type cap layer 7.例文帳に追加

層構造体ＬＳ１は、ｎ型の高濃度キャリア層３、ｎ型の光吸収層５、及びｎ型のキャップ層７を含んでいる。 - 特許庁

Thus, the N-type well 25 will always be at the same potential as the N-type diffusion layer 26, without having to connect metal wiring 45 to the N-type well 25.例文帳に追加

このため、Ｎウエル２５に金属配線４５を接続しなくても、Ｎウエル２５はＮ拡散層２６と常に同電位となる。 - 特許庁

An n-type semiconductor 2 is formed by epitaxial growth on an n-type low-resistance board 1, and trenches 4 are formed on the n-type semiconductor 2.例文帳に追加

ｎ型低抵抗基板１の上にｎ型半導体２をエピタキシャル成長させ、そのｎ型半導体にトレンチ４を形成する。 - 特許庁

A silicon oxide film 16 is embedded in the n^--type offset layer 13 between the n^+-type source layer 14 and the n^+-type drain layer 15.例文帳に追加

ｎ+型ソース層１４とｎ+型ドレイン層１５との間のｎ-型オフセット層１３にはシリコン酸化膜１６が埋め込まれている。 - 特許庁

The semiconductor substrate 1 in which an n^- type drift layer 6 and an n^+ type semiconductor layer 7 are sequentially formed on an n^+ type substrate 5 is prepared.例文帳に追加

Ｎ^+型基板５の上に順にＮ^-型ドリフト層６、Ｎ^+型半導体層７が形成された半導体基板１を用意する。 - 特許庁

An n^+-type drain layer 15 having the impurity concentration higher than the n^--type offset layer 13 is formed at the n^--type offset layer 13.例文帳に追加

ｎ-型オフセット層１３には、ｎ-型オフセット層１３より高い不純物濃度を有するｎ+型ドレイン層１５が形成されている。 - 特許庁

To accurately form an n-type high-concentration impurity region doped with only n-type impurities and an n-type low-concentration impurity region doped with n-type impurities and p-type impurities, by self-alignment when forming the n-type high-concentration impurity region and the p-type low-concentration impurity region on a semiconductor substrate adjacently to each other.例文帳に追加

半導体基板にｎ型不純物のみを導入したｎ型高濃度不純物領域と型不純物とｐ型不純物とを導入したｎ型低濃度不純物領域と隣接して形成する際、セルフアライメントにより高精度に形成する。 - 特許庁

An n+-type GaAs layer 24, an n+-type InGaP layer 26, an n+- typed InAlP layer 28, an n-type InGaP layer 30, a p-type InGaP layer 32, and a p-type InAlP layer 34 are laminated in this order on an n+-type GaAs substrate 22.例文帳に追加

ｎ^+ 型ＧａＡｓ基板２２の上に、ｎ^+ 型ＧａＡｓ層２４、ｎ^+ 型ＩｎＧａＰ層２６、ｎ^+ 型ＩｎＡｌＰ層２８、ｎ型ＩｎＧａＰ層３０、ｐ型ＩｎＧａＰ層３２、およびｐ型ＩｎＡｌＰ層３４が、この順序で積層されている。 - 特許庁

An N-type TR N5 also turns on.例文帳に追加

また、Ｎ型トランジスタＮ５もオン状態となる。 - 特許庁

On the n-type layer B-N, the p-type substrate P-sub is present for prescribed thickness, and the p-type well region PWEL and an n-type well region NWEL are provided in equal depth.例文帳に追加

Ｎ型層Ｂ-N上にはＰ型基板Ｐ-subが所定厚さ存在し、Ｐ型のウェル領域ＰＷＥＬ、Ｎ型のウェル領域ＮＷＥＬが同等の深さで設けられる。 - 特許庁